Discrete cosine transform and inverse discrete cosine transform of the HDL code...

基于FPGA的verilog语言描述五子棋游戏中的棋框显示，应用VGA显示原理，用不同的颜色显示边框。以及根据棋子输入的要求，显示相应的棋子，不同的颜色显示不同的棋框和棋子

verilog写的数字频率计的控制模块,对程序进行控制-written in Verilog digital frequency meter control module, the program control

高级verilog编程实现讲义，全英文讲义 -Senior verilog programming lecture notes, handouts in English

6264是一种8K×8的静态存储器.SRAM 的典型芯片有2KB 的6116、8KB 的6264 以及32KB的62256,其中6264 芯片应用最为广泛.(6264 is the 62256 typical chip SRAM.SRAM a 8K* 8 with 2KB 6116, 8KB 6264 and 32KB 6264 chip, which is most widely used. )

实现线性反馈移位寄存器的verilog实现(lfsr use verilog for the zip)

FPGA对SDRAM进行读写测试程序，亲测有效无误。(FPGA reads and writes test programs for SDRAM.)

FPGA控制的SRAM接口不分的设计-FPGA-controlled SRAM interface design, regardless of

通用串行异步收发器8251的Verilog HDL源代码,经过仿真验证。 -Universal Serial Asynchronous Receiver Transmitter 8251 the Verilog HDL source code, through simulation.

Multisim11下8051跑马灯仿真。(The 8051 Marquee under Multisim11 simulation.)

计时器=================(Timer =================)