AV视频信号输入后，存入SDRAM中然后在PC上面进行显示的代码。...

实现千兆以太网数据发送，通过GMII接口向PHY写数据，控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)

FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation

dsp与fpga通信的verilog程序，强烈推荐欢迎参考(dsp and fpga verilog communication program, it is strongly recommended to welcome reference)

用VHDL语言实现的ARM处理器的标准内核的源代码程序，可在重用-use of the VHDL standard ARM processor core source code procedures, the reuse

FPGA的SRAM存储器的控制程序，包括时序测试-FPGA

用Verilog 写一个8x16 的FIFO，完成先入先出的功能，并且在FIFO读空时输出EMPTY 有效信号，读指针RP 不再移动；FIFO 写满时输出FULL 有效信号，并且即使WR 有效也 不再向存储单元中写入数据(写指针WP 不再移动)。 (NO)

ULPI UTMI conversion

vhdl code for programming

扰码器的verilog实现,参考802.11a相关标准-Scrambler in verilog implementation

F2812串口通信,用于串口通信时使用，可以在线调整(F2812 serial communication, is used for serial communication can be adjusted online)