登录
首页 » VHDL » 频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分...

频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分...

于 2022-01-25 发布 文件大小:88.05 kB
0 169
下载积分: 2 下载次数: 1

代码说明:

频率计VHDL编程。设计一个4位数字显示的十进制频率计,其测量范围为1MHz,测量值通过4个数码管显示以8421BCD码形式输出,可通过开关实现量程控制,量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz); 当输入信号的频率大于相应量程时,有溢出显示。 -Cymometer VHDL programming. Design of a 4-digit decimal display frequency, the measurement range of 1MHz, the measured value through the four LED 8421BCD code shows the form of output can be controlled through the switch range, range at 10kHz, 100kHz, 1MHz Three (maximum reading were 9.999kHz, 99.99kHz, 999.9kHz) when the input signal is greater than the corresponding frequency range, it shows overflow.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zhinengchezaishipingxitong
    设计了车载视频显示系统,设计了基于FPGA系统结构的车载视频显示电路板,利用FPGA显示视频控制,采集通道时许控制等。(The on-board video display system design, design the system structure based on FPGA video shows the circuit board, using the FPGA show video control, acquisition channel make control, etc )
    2011-12-08 15:37:21下载
    积分:1
  • vhdl_quick-learn
    vhdl learnig material............
    2015-08-07 19:09:24下载
    积分:1
  • fir48
    48阶FIR设计,采用VHDL语言描述,门级映射……(48-oders FIR design with VHDL language and gate level)
    2021-04-14 19:38:55下载
    积分:1
  • proj-ASC
    simple microprocessor that gives the greatest common divisor of 2 (4bit) numbers
    2014-11-05 06:32:53下载
    积分:1
  • CH2 VHDL 数字电路参考书所有程序2
    CH2 VHDL 数字电路参考书所有程序2-CH2 VHDL digital circuit two reference books all procedures
    2022-01-26 01:59:56下载
    积分:1
  • 用Verilog 实现的电子时钟,给初学者一个模版,学习Verilog。
    用Verilog 实现的电子时钟,给初学者一个模版,学习Verilog。-Using Verilog realize an electronic clock, a template for beginners to learn Verilog.
    2022-03-01 20:04:47下载
    积分:1
  • 基于VHDL的虚拟电子琴实现
    本程序采用VHDL语言设计了虚拟电子琴。电子琴的设计包括四个模块:弹奏模块keyplay、自动演奏模块autoplay、查表及显示模块table和分频模块fenpin。 弹奏模块keyplay根据按键动作 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-03-26 09:20:47下载
    积分:1
  • 基于FPGA的电子时钟设计
    具体设计内容计时功能:电子表的基本功能,要求用LCD显示,显示格式是时、分、秒;校时功能:用户可以更改当前时间。设置闹钟时间:用户可以设置闹钟时间,其操作过程与校时过程一样;整点报时开关:整点报时可以由用户设定为开启或关闭两种状态,当整点报时开启时,电子表会在整点时发出1秒的闹铃声(在UP3的板上用一个LED表示);闹钟功能开关:闹钟由用户设定为开启或关闭,当闹钟开关开启时,如果当前时间与设置的闹钟时间一致,发出长达10秒的闹铃声;
    2022-11-29 04:25:04下载
    积分:1
  • verilog编写的alu模块
    verilog编写的alu模块-Verilog modules prepared by the ALU
    2022-11-20 13:50:03下载
    积分:1
  • 有关FPGA芯片的管脚的封装的一些资料。
    有关FPGA芯片的管脚的封装的一些资料。-Pin on the FPGA chip packaging some of the information.
    2023-06-26 06:30:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载