登录
首页 » VHDL » 在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。...

在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。...

于 2023-03-11 发布 文件大小:376.91 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

在QuartusII运用AHDL语言,首先设计出PN发生器来产生一个11位的数据流在整个周期内有效数据有 =2047位;再设计状态机用来检测串行数据流中的序列。运用两个个计数器分别对PN码计数以及序列出现的次数计数。改变PN码结构可以作为通用数列检测器-QuartusII use in AHDL language, the first PN generator designed to generate a data stream 11 throughout the cycle has an effective data = 2047 re-designing the state machine used to detect the serial data stream in sequence. The use of two counters were counting on the PN code, as well as counting the number of sequences occur. Changes in the structure of PN code series can be used as general-purpose detector

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • huawei
    华为内部资料,包括verilog电路设计,硬件工程师手册,verilog约束,synplify使用指南等。内容较全面。(Huawei internal information, including verilog circuit design, hardware engineers manual, verilog constraints, synplify use guides. Content more comprehensive.)
    2015-07-11 20:08:52下载
    积分:1
  • Aluno
    Example of programming fifo in c
    2013-01-17 00:23:28下载
    积分:1
  • vendingmachine
    vendingmachine vhdl code
    2011-12-03 20:53:39下载
    积分:1
  • 这个信息有100个实例,是一个很好的学习参考。对于那些水
    本资料中有100个vhdl的例子,是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
    2022-01-23 10:02:48下载
    积分:1
  • ddr3_model
    一个verilog语言开发编写的简单的ddr3模型(A simple model ddr3, written with verilog language)
    2020-08-26 17:38:13下载
    积分:1
  • 429NEW-03-15
    429总线通过FPGA直接实现发送程序,通过Verilog实现(send 429 message by Verilog and FPGA )
    2021-04-23 09:58:48下载
    积分:1
  • 实现控制8x8点阵动态显示字母的程序
    基于CPLD的实现控制8x8点阵动态显示字母的程序,使用VHDL语言,通过调节分频系数可以实现点阵的变换速度,通过改变不同的状态可以让点阵显示不同的图案。
    2022-03-19 00:46:52下载
    积分:1
  • 基于FPGA的快速傅立叶变换实现,适合fpga工程技术人员参考设计...
    基于FPGA的快速傅立叶变换实现,适合fpga工程技术人员参考设计-FPGA-based Fast Fourier Transform for fpga reference design engineers
    2022-12-10 15:50:11下载
    积分:1
  • Desktop4
    combinational circuits code in vhdl
    2018-08-13 17:33:14下载
    积分:1
  • RS码译码器
    采用VHDL语言实现基于BM算法的RS译码器,附件为整个工程文件,内附波形仿真图。程序在QUARTUS II 9.0下仿真通过
    2022-06-03 16:19:45下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载