登录
首页 » VHDL » 8051 verilog achieve, enclosing testbench, c language debugging procedures

8051 verilog achieve, enclosing testbench, c language debugging procedures

于 2022-10-21 发布 文件大小:1.17 MB
0 187
下载积分: 2 下载次数: 1

代码说明:

8051的verilog实现,内附testbench,c语言调试程序-8051 verilog achieve, enclosing testbench, c language debugging procedures

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CPU
    C++获取CPU占用率,一个类和一个头文件(Gets the CPU Use rate)
    2015-01-23 11:15:32下载
    积分:1
  • 算术逻辑单元4位
    应用背景算术逻辑单元程序为4。执行右移,左移,multiplication.addition和分工,subtraction.no数学符号的使用。ALU具有多种输入和输出的网,这是共同的电气连接,用于传输数字信号之间的逻辑和外部电路。当一个ALU操作,外部电路将信号输入的ALU,响应的,ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加:一个和乙的总和,并出现在。加随身携带:一、乙方及随身携带,并将之以。减:从一个(或反之亦然)中减去,并且在不同的情况下出现开展。对于这个功能,进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下,输出可以被处理器忽略,这是唯一感兴趣的状态位(特别是零和消极的),结果从操作。减去与借用:从一个(或反之亦然)与借用(进行)和差异出现在和进行(借用)。两者的补充(否定):一个(或一个)是从零开始,并且在Y的差异出现。增量:一个(或乙)增加了一个和由此产生的值出现在Y。递减:一个(或乙)是由一个和由此产生的值出现在Y。通过:所有的一个(或乙)位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。
    2022-04-11 15:55:04下载
    积分:1
  • buffer_display是4X4KEYPAD的输出显示模块。可以显示6个连续的按键...
    buffer_display是4X4KEYPAD的输出显示模块。可以显示6个连续的按键-buffer_display is 4X4KEYPAD output module. It showed six consecutive Press
    2022-12-12 05:35:03下载
    积分:1
  • sopc_test
    在altera公司FPGA上自己构建了一个最简单的niosii sopc系统(Altera FPGA company on its own to build a simple system niosii sopc)
    2014-04-30 10:24:55下载
    积分:1
  • 123456789
    给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
    2017-04-05 13:50:53下载
    积分:1
  • ADC_Data_Recv_Module
    接收机测试输入信号, 生成正余弦波,采样率、频率、幅度、相位可调节 并将生成的数据进行输出 压缩包包括Verilog代码、testbench代码、word文档 matlab仿真代码(The receiver tests the input signal, Generation of positive cosine wave, sampling rate, frequency, amplitude, phase can be adjusted And output the generated data The compressed package includes the Verilog code, the testbench code Matlab simulation code)
    2017-12-08 17:56:02下载
    积分:1
  • VHDL代码登记并决定如何登记
    vhdl code for register and detemines how register works -vhdl code for register and detemines how register works
    2022-06-18 22:43:42下载
    积分:1
  • MSK_BER
    msk比特误码率matlab仿真 匹配滤波器(the msk bit error rate matlab simulation matched filter)
    2020-11-14 11:49:42下载
    积分:1
  • eth_send
    清华大学sdr项目,网口代码。Verilog编写。很实用。希望大家喜欢。(Tsinghua University sdr project, network interface code. Verilog preparation. Very practical. Hope you like it.)
    2010-09-26 14:43:28下载
    积分:1
  • TLC1620
    基于FPGA的Verilog语言实现的六十进制计数器(FPGA-based Verilog language implementation of six decimal counter)
    2015-04-23 16:23:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载