-
dowload from : www.fpga.com.cn
-- Moore State Machine with explicit state encoding
-- dowload from: www.fpga.com.cn & www.pld.com.cn--- Moore State Machine with explicit state encoding-- dowload from : www.fpga.com.cn
- 2022-04-23 20:22:54下载
- 积分:1
-
交通管理与控制系统
交通灯管理与控制系统-客户端与云网络连接并从远程位置控制的交通灯系统推导
- 2022-11-15 23:50:03下载
- 积分:1
-
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写,能被keilC51支持...
大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写,能被keilC51支持-famous Synopsys Core 8051IP the VHDL language, can be supported keilC51
- 2022-11-25 02:20:03下载
- 积分:1
-
三体模型
三体模型仿真计算样例,基于特定的java浏览器插件对象,以非常形象的方式展示了三体运动物体的规律,可以调节运动参数,实时查看运动变化情况。
- 2022-05-23 17:18:16下载
- 积分:1
-
开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟...
开发系统上采用的时钟信号的频率是20MHz,可分别设计计数器对其计数,包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出,这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值,还应包含设定计数初值的电路-Development system using the clock signal frequency is 20MHz, the design can be counter to its count, including seconds, minutes, hours, days, weeks, months and years. At every level to show the output, thus constitutes an electronic calendar and clock models. Can also adjust the order value, should also be included in setting the initial count circuit
- 2022-08-07 06:47:58下载
- 积分:1
-
16位并行相关器的VHDL程序
16位并行相关器的VHDL程序-16 parallel with the VHDL-related procedures
- 2022-02-09 15:11:47下载
- 积分:1
-
抢答器仿真
本文件包括整个基于QuartusII实现的抢答器模块,其下包括各个分模块,实现效果较不错。
- 2022-08-10 14:21:30下载
- 积分:1
-
ds312_Spartan-3E-FPGA
FPGA资料与所用元器件的数据参考手册与应用指南(ds312_Spartan-3E FPGA Family )
- 2012-09-18 21:43:54下载
- 积分:1
-
cycle_measure
测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
- 2013-08-29 16:09:17下载
- 积分:1
-
Practical program code, in the hope that useful to everybody, has debugging thro...
实用的程序代码,希望对大家有用,已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
- 2023-05-31 22:10:04下载
- 积分:1