交通管理与控制系统

Verilog很不错的进阶书!看完后对数字模拟集成电路设计有个深入的认识!-This book is very important for a designer who wants to design a great digital circuits!

vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧-vhdl counter source, we see it vhdl counter source, we see it

fifo程序代码，程序编写，测试仿真图形，方便，比较实用(fifo code, programming, testing, simulation graphics, convenient and more practical)

该模块实现一个寄存器堆的操作，其中前16个仅主机能写，规给为32-bit×32。后16个仅Micorblaze能写。读取没有限制。如果双方同时对同一地址进行读写操作，读回的数将是全1。(This module implement a register file of the operation, of which the first host 16 is only able to write rules to the 32-bit × 32. Micorblaze only 16 after the write. There is no limit to read. If the two sides at the same time to read and write operations to the same address, read back would have been a full one.)

Verilog实现的USB程序，用ISE打开工程文件即可-Verilog implementation USB program, open the project file with the ISE can be

WCDMA数字直放站中数字预失真研究及其FPGA实现(WCDMA Digital Repeater digital pre-distortion and its FPGA implementation)

xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.

ASIC Design using VHDL by Shyam Mani

这是在 vhdl 的简单循环的拳头在后进先出队列。缓冲区的大小和数据大小可以通过 N 和 W 的参数配置。队列最前面的是可用输出数据。两个信号控制写入和读取数据。如果缓冲区是空的还是满的两个输出信号信息。

这种设计允许您实验用脉冲宽度调制 （PWM） 由 PicoBlaze 处理器执行。作为提供，设计将允许您向控制 12 PWM 通道 ； 8 个通道控制板上的 8 个 Led 的强度和剩余的 4 通道上设有连接器 "J4" 你在哪 可以观察你应该对示波器的访问。你可能也喜欢尝试简单电阻电容 （RC） 平滑电路连接到接头引脚可创建附加数字信号到模拟 （D/A） 转换器或尝试控制马达通过驱动晶体管。 脉宽调制实现了 1 千赫和 8 位分辨率 （256 个步骤） 的脉冲重复频率 （PRF）。为每个 LED 或 "J4" 输出占空比可以独立使用简单的命令输入一个简单的终端程序在您的 PC 上设置 （超级终端是理想的）。