登录
首页 » VHDL » SPI 主

SPI 主

于 2023-02-06 发布 文件大小:2.49 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

--------------------------------------------------------------------------------

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这是一个用vHDL语言实现的移位器,可以实现移位功能
    这是一个用vHDL语言实现的移位器,可以实现移位功能-This is the design of an shifter using vhdl
    2023-01-29 08:50:02下载
    积分:1
  • 7941952NCO_sin
    NCO 代码设计 使用VHDL语言 (nco)
    2009-05-23 16:39:37下载
    积分:1
  • ethernet-verilog
    非常详细的千兆以太网MAC verilog代码,可以供硬件设计时有关网络的开发参考(Very detailed Gigabit Ethernet MAC verilog code, can be used for hardware design of the network to develop a reference)
    2020-09-19 11:27:57下载
    积分:1
  • protel中fpga封装库3,非常难找的
    protel中fpga封装库3,非常难找的-protel library in fpga package three, very difficult to find the
    2022-10-21 01:55:03下载
    积分:1
  • 实用的程序代码,希望对大家有用,已经调试通过
    实用的程序代码,希望对大家有用,已经调试通过-Practical program code, in the hope that useful to everybody, has debugging through
    2023-05-31 04:55:02下载
    积分:1
  • 79_ALU
    这也是VHDL语言编写的一个小程序,对于VHDL入门很有帮助~~(This is a small program VHDL language, VHDL entry-helpful ~ ~)
    2013-03-29 11:02:43下载
    积分:1
  • 基于IIC的EEPROM模型代码
    说明:  基于IIC协议的EEPROM模型,可实现串行数据转并行数据,并行数据转串行数据,分为EEPROM模块,EEPROM_WR模块,signal模块,Top模块(The EEPROM model based on IIC protocol can convert serial data to parallel data and parallel data to serial data. It is divided into EEPROM module and EEPROM module_ WR module, signal module, top module)
    2020-10-02 00:30:24下载
    积分:1
  • lbs_fpga_upld
    利用FPGA实现与powerpc的localbus数据接口代码。用verilog实现(localbus interface with PowerPC using Verilog)
    2020-11-25 22:59:38下载
    积分:1
  • 38LCD
    LCD图形显示代码,已调试过,可以运行成功(LCD graphics display code has been debugged, you can run successfully)
    2012-08-22 23:08:39下载
    积分:1
  • 用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看...
    用verilog编写的网卡芯片rtl级。前仿后仿都通过了,可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim
    2022-09-01 11:30:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载