-
DDA_xy
说明: 运用Verilog 语言进行数字积分法,将X轴和Y轴进行插补运算。(Verilog language using digital integration method, the X axis and Y axis interpolation operations.)
- 2020-11-27 18:19:30下载
- 积分:1
-
FPGA正弦信号发生器
基于verilog hdl编写的FPGA正弦信号发生器,已测试。(FPGA sine signal generator)
- 2020-11-10 10:59:46下载
- 积分:1
-
count1000
该计数器可以实现从0到1000的技术,程序简练执行效率高(counter1000)
- 2009-05-07 00:27:29下载
- 积分:1
-
FPGA实现四位数与四位数乘法
FPGA实现四位数与四位数乘法,有仿真波形,合理利用FPGA资源(Four-digit and four-digit multiplication is realized by using FPGA. It has simulation waveform and makes rational use of the resources of the FPGA.)
- 2020-06-21 00:00:02下载
- 积分:1
-
tiny-dnn-1.0.0a2
在zedboard上运行的神经网络架构,方便移植。(Run lenet-5 on zedboard)
- 2020-06-23 19:00:02下载
- 积分:1
-
tb_modular
说明: Matlab to hdl code for Least_square testbench
- 2020-06-17 12:20:02下载
- 积分:1
-
DS1820
DS18B20温度传感器,用verilog语言实现(DS18B20 temperature sensor, with the verilog language)
- 2020-11-01 21:29:55下载
- 积分:1
-
dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
- 2022-12-25 17:55:03下载
- 积分:1
-
使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。
使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。-a vhdl-program use Xilinx3S400
- 2022-06-18 05:27:27下载
- 积分:1
-
DDR3_user_design
在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器,里面生成了Core,可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)
- 2012-02-02 15:16:00下载
- 积分:1