登录
首页 » VHDL » rc5 算法的 fpga 实现

rc5 算法的 fpga 实现

于 2023-01-29 发布 文件大小:168.80 kB
0 175
下载积分: 2 下载次数: 1

代码说明:

从历史上看制定,以确保邮件上,保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序,所以密码学是一门研究的科学方面的科学这些技术 (加密和密码) 和它本质上基于算术 [1]。加密自成立以来,技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 (比特)替换和换位方法仍然是但现在仅用于两个主要因素 (0 和 1)。因此,加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界,这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES,RSA 等信息的编码。然而,这些加密方案似乎不理想对图像应用中,由于某些固有特征图像 (如数据容量和冗余量大,其中是烦恼的传统加密 [3]。此外,这些加密方案上需要额外的操作,压缩的图像数据,从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息,数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6) [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w",大量的优势舍入"r"和密钥长度"b"变量。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDA_xy
    说明:  运用Verilog 语言进行数字积分法,将X轴和Y轴进行插补运算。(Verilog language using digital integration method, the X axis and Y axis interpolation operations.)
    2020-11-27 18:19:30下载
    积分:1
  • FPGA正弦信号发生器
    基于verilog hdl编写的FPGA正弦信号发生器,已测试。(FPGA sine signal generator)
    2020-11-10 10:59:46下载
    积分:1
  • count1000
    该计数器可以实现从0到1000的技术,程序简练执行效率高(counter1000)
    2009-05-07 00:27:29下载
    积分:1
  • FPGA实现四位数与四位数乘法
    FPGA实现四位数与四位数乘法,有仿真波形,合理利用FPGA资源(Four-digit and four-digit multiplication is realized by using FPGA. It has simulation waveform and makes rational use of the resources of the FPGA.)
    2020-06-21 00:00:02下载
    积分:1
  • tiny-dnn-1.0.0a2
    在zedboard上运行的神经网络架构,方便移植。(Run lenet-5 on zedboard)
    2020-06-23 19:00:02下载
    积分:1
  • tb_modular
    说明:  Matlab to hdl code for Least_square testbench
    2020-06-17 12:20:02下载
    积分:1
  • DS1820
    DS18B20温度传感器,用verilog语言实现(DS18B20 temperature sensor, with the verilog language)
    2020-11-01 21:29:55下载
    积分:1
  • dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
    dp_xiliux 的 CPLD Verilog设计实验,时钟演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, clock demo. code test.
    2022-12-25 17:55:03下载
    积分:1
  • 使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。
    使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。-a vhdl-program use Xilinx3S400
    2022-06-18 05:27:27下载
    积分:1
  • DDR3_user_design
    在Xilinx开发环境ISE13.2上用MIG产生的DDR3 SDRAM控制器,里面生成了Core,可用于DDR3读写控制(On the Xilinx development environment ISE13.2 generated with MIG DDR3 SDRAM controller, which generates the Core, DDR3 can be used to read and write control)
    2012-02-02 15:16:00下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载