Using VHDL hardware language to achieve the top level of the IIC control procedu...

应用背景这个无损数据压缩系统的xmatchpro算法 衍生物；从来源 ； ；以前的研究 ； ；的 ； ；作者 ；和 ；在进步 ； ；FPGA技术。使用这种技术提供的灵活性是非常大的兴趣，因为芯片可以容易适应特定应用的要求。这个在一定的弊端； ； ； ；以前的 ；方法是 ； ；克服了 ； ；使用 ； ；  xmatchpro  ；算法；设计。的目标，然后以获得更好的压缩比，并仍然保持高吞吐量和高吞吐量，因此，这和，压缩/解压缩和，过程和，不，不，慢和，原系统的。关键技术UNIX的 ； ；实用 ；“压缩” ；采用lempel-ziv-2  ； ； ；（LZ2）算法和 ； ； ；数据Lempel-Ziv压缩 ； ； ；（dclz）的家庭 ； ；压缩机 ；最初发明 ； ；的 ；休利特—目前帕卡德和 ； ；& nbsp；通过开发 ； ；啊哈[ 17 ]，[ 18 ]  ；使用也 ； ；LZ2  ；衍生物。邦顿 ；和 ；博列洛 ；另一本 ； ；LZ2  ；在实施 ； ；[ 19 ]  ；， ；提高 ；在 ；数据压缩Lempel-Ziv算法。

说明：  基于FPGA的VGA驱动代码VHDL 在显示屏显示一个汉字(FPGA-based VHDL code of the VGA driver that a character in the display)

一个以太网卡的硬件描述，可以参考进行设计网卡芯片。-an Ethernet card hardware description, reference card chip design.

一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation

此VHDL语言程序可以控制液晶屏幕任意动画播放(The VHDL language program can control the LCD screen any animation)

FPGA上用verilog写的SPWM控制程序，完美运行！自由调试，毕设内容，十分宝贵(The SPWM control program by verilog FPGA perfect run! Free commissioning, Bi-based content, invaluable)

正弦波VHDL语言~~~ ~~~ ~~~`-Sine wave VHDL language ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ `

ALTERA的FPGA的IP核的源代码,为使用ALTERA的FPGA的相关设计提供参考.-Altera FPGA IP core of the source code for the use of Altera FPGA design to provide the relevant information.

VHDL编写的数字钟，在Q-ii下编译，实现闹铃设置与定时闹铃，分时秒显示-VHDL prepared digital clock, in the Q-ii under the compiler to achieve regular alarm and alarm settings, time-seconds display

sram 6bit仿真模型，verilog编写(sram 6bit simulation model, verilog prepared)