登录
首页 » VHDL » A signal can be stretched any one CLk the VHDL source code examples. See documen...

A signal can be stretched any one CLk the VHDL source code examples. See documen...

于 2022-03-24 发布 文件大小:2.48 kB
0 149
下载积分: 2 下载次数: 1

代码说明:

一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Program to implement convolution of two signals.
    Program to implement convolution of two signals.
    2023-04-30 22:25:04下载
    积分:1
  • cnt24_t
    这是二十四进制计数器的源程序,有需要的同学可以参照一下!(This is 24 hexadecimal counter source, needy students can refer to you!)
    2008-12-22 09:29:29下载
    积分:1
  • 采用低功率乘法器与加法器的低功耗 FIR 滤波器
    本文提出了降低动态功耗有限 Imppulse 跃 (FIR) 数字滤波器的方法这些方法包括低功耗串行乘法器和串行加法器、 移位/添加的乘数,折叠组合展位乘数线性相位结构的改造和应用对 fir 滤波器,以减少功率引致此干扰的消耗也是减少。最小的功率,实现是在基于 8taps 和 8bits 的投入在 100 MHZ 转变/添加乘数 fir 滤波器的功率为 110mw 和 8bits 系数。拟议的 FIR 滤波器,合成了采用 Xilinx ISE 斯巴达 3E FPGA 和权力分析了使用 Xilinx XPower 分析器。
    2022-08-07 20:59:03下载
    积分:1
  • random
    Verilog使用$random()函數簡單範例(Verilog using the $ random () function of a simple example)
    2009-06-18 11:54:19下载
    积分:1
  • performance-of-pcie
    本白皮书探讨了在PCI Express的因素 技术可能会影响性能。它还 提供指导如何估算 的系统性能。(This white paper explores the factors in PCI Express technology may affect performance. It also provides guidance on how to estimate the system performance.)
    2013-10-29 10:52:43下载
    积分:1
  • elc_clock
    verilog实践 elc_clock 电子时钟设计(Verilog design practice elc_clock electronic clock)
    2008-12-10 16:06:48下载
    积分:1
  • max_plus开发的 有max_plus就可以直接运行的交通灯制作 用vhdl语言编写的...
    max_plus开发的 有max_plus就可以直接运行的交通灯制作 用vhdl语言编写的-max_plus development of max_plus can direct the operation of traffic lights produced by VHDL language
    2022-07-18 11:58:04下载
    积分:1
  • power_control
    四轴动力模块,用一个顶模块控制,输入有:油门(20档);指令;水平仪控制指令,4个输出口(Axis power modules, with a top module control inputs are: accelerator (20 files) instruction Level control instructions, four output ports)
    2013-12-26 20:57:03下载
    积分:1
  • MAX48_cn
    MAX481、MAX483、MAX485、MAX487-MAX491以及 MAX1487是用于RS-485与RS-422通信的低功耗收发器, 每个器件中都具有一个驱动器和一个接收器(The MAX481, MAX483, MAX485 The MAX487-MAX491, and MAX1487 low-power transceivers for RS-485 and RS-422 communication, each device has a drive and a receiver)
    2012-07-10 21:28:46下载
    积分:1
  • Electronic clock and simulation of VHDL procedures vhdl source code
    电子时钟VHDL程序与仿真的vhdl源代码-Electronic clock and simulation of VHDL procedures vhdl source code
    2022-01-28 11:10:39下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载