登录
首页 » VHDL » USB接口控制器参考设计,xilinx提供的VHDL源代码

USB接口控制器参考设计,xilinx提供的VHDL源代码

于 2022-12-12 发布 文件大小:450.37 kB
0 206
下载积分: 2 下载次数: 1

代码说明:

USB接口控制器参考设计,xilinx提供的VHDL源代码-USB interface controller reference design for Xilinx VHDL source code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 一个完整的
    一种半加器的算法,是基于VHDL软件仿真。请大家下载参考!-A full-adder algorithm is based on the VHDL software emulation. Please download the reference!
    2022-04-16 00:29:23下载
    积分:1
  • 手机号码归属地查询,代码详尽,简单易懂,欢迎使用!
    手机号码归属地查询,代码详尽,简单易懂,欢迎使用!-hello!welcome to my code !thank you !
    2022-01-27 16:05:17下载
    积分:1
  • 这是一个用VHDL语言描述的I2C自动配置模块,使用了来自opencores.org的I2C核,已在altera的cyclone芯片上调试通过...
    这是一个用VHDL语言描述的I2C自动配置模块,使用了来自opencores.org的I2C核,已在altera的cyclone芯片上调试通过-This is a VHDL language used to describe auto-configuration of the I2C module, the use of the I2C from opencores.org nucleus, the cyclone in the altera-chip debugging through
    2022-07-13 04:31:50下载
    积分:1
  • M_M
    此为数学形态滤波器消燥的代码,用于一维信号,涉及一个具体的例子,需要的话可以自己修改,修改相应的结构元素。(This is a mathematical morphology filter away dry code, used to one dimensional signal, involving a concrete example, necessary can change ourselves, change the structure of the corresponding elements)
    2013-08-29 21:36:37下载
    积分:1
  • xapp265
    High-Speed Data Serialization and Deserialization(840 Mb/s LVDS) for xilinx fpga
    2010-03-16 16:25:41下载
    积分:1
  • rc5 算法的 fpga 实现
    从历史上看制定,以确保邮件上,保密今天加密是信息的使用更广泛禁止访问或修改敏感数据和确保保密的计算机应用程序,所以密码学是一门研究的科学方面的科学这些技术 (加密和密码) 和它本质上基于算术 [1]。加密自成立以来,技术已发展: 现代加密使用的现代计算机的能力。自由计算机处理的数据只是作为数字 (比特)替换和换位方法仍然是但现在仅用于两个主要因素 (0 和 1)。因此,加密已适应我们时代的进步通过放弃现代方法的老方法。越来越多地使用数字图像的加密之后的演变中的通信技术数字世界,这就需要安全付费电视、 像医学成像系统的传输保密视频会议、 等 [2]。很多的加密算法出现以确保如 DES,RSA 等信息的编码。然而,这些加密方案似乎不理想对图像应用中,由于某些固有特征图像 (如数据容量和冗余量大,其中是烦恼的传统加密 [3]。此外,这些加密方案上需要额外的操作,压缩的图像数据,从而要求长计算时间和高的计算能力。提出了 RC5 和 RC6 块密码进行加密通过使用简单的算术运算符的信息,数据依赖的旋转。两个两个的分组密码算法是由 RSA 安全 (RC5 夏莱维斯特设计在 1995 年和 1998 年的 RC6) [4] [5]。"钢筋混凝土"首字母缩写词代表"Ron 的代码"或"Rivest 的密码"。它具有有一个数据块"w",大量的优势舍入"r"和密钥长度"b"变量。
    2023-01-29 13:00:04下载
    积分:1
  • 一个用FPGA语言设计数字秒表的程序,有相关的源程序和说明
    一个用FPGA语言设计数字秒表的程序,有相关的源程序和说明-FPGA design using a digital stopwatch language of the procedures and instructions related to the source
    2022-02-02 02:15:47下载
    积分:1
  • VHDL--波形发生器
    用FPGA产生正弦波、方波、三角波和锯齿波,可以通过按键控制输出波形及其频率,并且可以通过lcd显示输出的波形名字及频率
    2022-02-12 06:23:05下载
    积分:1
  • ComChange-12061629
    并行读写14路串口数据,数据被写入FIFO,在收到读写信号后,SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)
    2019-03-13 01:38:44下载
    积分:1
  • immediate_divide_module
    用组合逻辑实现循环除法器。稳定、安全、可靠。(Combinational logic loop divider. Stable, secure, and reliable.)
    2012-08-30 09:08:04下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载