super fast debounce button on vhdl, xilinx xc

软件的使用程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,(very good)

驱动0.96寸的oled显示数字和字母，(Drive 0.96 inch OLED to display numbers and letters.)

多年项目经验测试文档测试文档，重要保存重要保存重要保存重要保存重要保存重要保存(Years of project experience testing document testing, it is important to save save save important important important important to save save save important)

C源碼16C550 串口驅動，使用中斷收送RS232資料(16C550 UART Driver)

应用verilog编程语言控制VGA显示屏显示一幅图片。(Application verilog programming language control VGA display shows a picture.)

基于FPGA的电子密码锁设计-已在开发板上成功运行，通过老师检验。(FPGA based electronic password lock design- has been successfully developed on the development board, through the teacher inspection.)

使用VHDL语言编程，烧录在芯片运行的倒数5秒响4声短铃最后一声长音的数字钟-The use of VHDL language programming, burn in the chip to run the last 5 seconds short bell ring 4 final say sound a long tone of digital clock

应用背景在本文中，我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器，Ghash功能不在GCM任何瓶颈硬件系统，无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203（基于BlockRAM SubBytes，复合场SubBytes或基于LUT的SubBytes）。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5，分别。实验结果表明，一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量，具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分（高级加密标准伽罗瓦计数器模式）是一个AES引擎和一个有限域乘法器GF（2128）在通用散列函数（GHash）。因为固有的计算反馈，系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中，我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes，流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明，我们实现迄今为止最有效的AES-GCM FPGA实现。

UART的完整发送程序，包括完整的工程核源代码。-UART to send the complete procedure, including the complete source code of nuclear engineering.

通信IC设计的第二章Verilog参考学习代码，方便初学者学习入门，供学习参考用The codes of Chapter1 of《Communication IC Design》(The codes of Chapter2 of《Communication IC Design》)