登录
首页 » VHDL » 8 位修改 Booth 型乘法器

8 位修改 Booth 型乘法器

于 2022-01-24 发布 文件大小:10.75 kB
0 170
下载积分: 2 下载次数: 1

代码说明:

这是基数 4 修改 Booth 型乘法器为 8 位。它可以用于任何大小的操作数的乘法......

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DA_AD
    基于FPGA的AD和DA设计代码及文档(Design code and document of AD and DA based on FPGA)
    2017-11-07 22:03:30下载
    积分:1
  • Frame-synchronizer-
    原创,帧同步器的Verilog代码,在FPGA上验证实现过,无误。作为通信系统帧传输的仿真,有限状态机同步态和失步态的切换仿真。(Original Verilog code for frame synchronization, verify the implementation on the FPGA, and correct. Frame transmission as the communication system simulation, finite state machine synchronous state and the loss of the switching simulation of gait.)
    2012-04-01 19:38:54下载
    积分:1
  • 这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途....
    这是一本关于VHDL编程的书籍,网上突然发现的,相信对相关人员会有所用途.-This is a book on VHDL programming, on-line suddenly found, I believe that the relevant staff will be use.
    2023-02-06 08:50:07下载
    积分:1
  • 有关verilog的硬件实现VGA设计的代码。
    有关verilog的硬件实现VGA设计的代码。-On the Verilog hardware design realize VGA code.
    2022-07-17 09:16:28下载
    积分:1
  • 数字频率计(试验报告)适合初学者参考
    数字频率计(试验报告)适合初学者参考-Digtal Frequency Test(experiment report) suit Raw recruit reference
    2022-11-18 17:35:04下载
    积分:1
  • 这是个的VHDL点亮LED的程序,大家一齐分享吧
    这是个的VHDL点亮LED的程序,大家一齐分享吧-This is a LED light up the VHDL procedure, let everyone together to share
    2022-01-22 01:19:17下载
    积分:1
  • 三星K9F2G08flash读写擦出
    此程序完成了FLASH的擦除,读写的功能,并通过USB芯片FT245传送到PC...............................................................................................................................................................................................
    2023-04-22 11:30:03下载
    积分:1
  • 一个用于数字解调的应用程序,主要用于数字接收机的应用方面...
    一个用于数字解调的应用程序,主要用于数字接收机的应用方面-A demodulator for digital applications, mainly for the application of digital receiver
    2022-02-01 18:38:58下载
    积分:1
  • FPGA
    用Vrilog产生一个混沌信号,并用MATLAB仿真,画出波形。(With Vrilog generate a chaotic signal simulation using MATLAB, draw the waveform.)
    2012-11-15 20:29:35下载
    积分:1
  • 本代码介绍了使用VHDL开发FPGA的一般流程,最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL,在软件开发平台ISE上完成,可以...
    本代码介绍了使用VHDL开发FPGA的一般流程,最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL,在软件开发平台ISE上完成,可以在较高速时钟频率(100MHz)下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真,并完成了综合布局布线,最终下载到芯片Spartan-II上取得良好测试效果。-the code on the FPGA using VHDL development of the general process, finally adopted a FPGA-based digital frequency method. The design using VHDL hardware description language, the software development platform ISE completed, the higher speed clock frequency (100MHz) under normal work. The design of the frequency meter can be accurately measured in a frequency of 100MHz between Hz signal. Use ModelSim VHDL simulation software to do the simulation process, and completed a comprehensive layout cabling, downloaded to the final chip Spartan-II made good on the test results.
    2022-10-09 05:15:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载