登录
首页 » VHDL » 一种链式Merkle签名加密处理器体系结构

一种链式Merkle签名加密处理器体系结构

于 2022-10-29 发布 文件大小:1.44 MB
0 195
下载积分: 2 下载次数: 1

代码说明:

应用背景一个时间签名方案依赖于哈希函数,因此,假设是抵抗攻击用量子计算机。这些方法本身就提高了一个关键的管理问题,作为密钥对只能用于一个消息。这意味着,对于一次性签名方案的工作,发送者必须将验证密钥与邮件和签名一起传递。在接受,接收器在验证签名前验证验证密钥的真实性。基于哈希树的解决这个问题的方法是根据大量的验证密钥的真实性来解决这个问题一根钥匙的真实性。然而,这种方法会导致计算,通信和存储间接费用。由于硬件加速,本文提出,第一次,一个处理器架构这提高了性能的一次性签名方案,而不占用内存的使用和通信特性。这种架构实现链式Merkle签名方案的基础上温特尼茨的一次性签名方案。所有操作,即密钥生成、签名和验证都是在FPGA平台上实现,作为一个协处理器。原型的定时测量显示至少一个数量级相比,相同的软件解决方案的性能提升。关键技术这是第一次,一种Merkle签名的硬件解决方案作为一个候选的后量子密码技术,这说明了本系统在现代的可行性FPGA。达到10和70之间的加速因子。复杂性通过定义特定于应用程序的应用程序来定义这个系统高模块化的处理器体系结构。除了平行性级,许多参数,如温特尼茨参数,树高和CMSS级别数为设计可由系统设计人员调整的参数来获得性能和资源的预期设计目标使用。尽管其接受的特征,典型的加密处理器将进行优化处理。此外,由于布拉姆利用相对较低,内存密集型MCP的会实现,它允许建立更多更大的子树进一步提升处理器性能。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 这是一个用VHDL语言实现的非常实用的表决器
    这是一个用VHDL语言实现的非常实用的表决器-This is a VHDL language with the very practical voting machine
    2022-05-23 15:57:54下载
    积分:1
  • 用Verilog编写的USB下载线程序实现USB协议和JTAG…
    用verilog编写的USB下载线程序 实现USB协议和JTAG接口的数据转换实现状态机。-Verilog prepared using USB download cable program realize USB protocol and JTAG interface to achieve data conversion state machine.
    2022-01-22 17:32:28下载
    积分:1
  • dekoder
    dekoder code s Gray to cod „ 1 from 16”. This is program i VHDL
    2009-06-19 22:13:52下载
    积分:1
  • 8051IP nuclear source code
    8051IP 核源代码-8051IP nuclear source code
    2022-05-17 06:21:49下载
    积分:1
  • 标准SDR SDRAM控制器参考设计,Lattice提供的verilog源代码
    标准SDR SDRAM控制器参考设计,Lattice提供的verilog源代码-standard SDR SDRAM controller reference design, the Lattice Verilog source code
    2022-03-18 08:05:11下载
    积分:1
  • c_fir_ppt
    C语言写得FIR滤波器代码,简单实用,是学习滤波器设计的好材料,附带PPT滤波器设计说明(C language written FIR filter code, simple and practical, is a good learning materials of filter design, with PPT filter design )
    2020-07-04 03:00:02下载
    积分:1
  • RiscCpu
    Verilog-RISC CPU
    2008-11-30 22:05:57下载
    积分:1
  • Noc
    说明:  credit base network on chip(network on chip (noc))
    2020-06-19 11:40:02下载
    积分:1
  • cnt60
    六十进制计数器,VHDL编写的计数器,本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)
    2021-04-07 11:59:01下载
    积分:1
  • 一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合...
    一种新的FIFO实现方法,verilog描述,通过modelsim 6.0 仿真,Quartue综合-FIFO realize a new method, verilog description, modelsim 6.0 through simulation, Quartue integrated
    2023-01-18 15:40:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载