-
开源软核处理器OpenRisc的SOPC设计
开源软核处理器OpenRisc的SOPC设计
- 2022-01-25 21:28:54下载
- 积分:1
-
用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。...
用VHDL语言来实现一个电子时钟,可以调时间。小时,分,秒。可以下载到实验箱来运行验证。-use VHDL to achieve an electronic clock, the time can be set aside. Hours, minutes and seconds. Experiments can be downloaded to the box to run test.
- 2022-07-21 04:12:49下载
- 积分:1
-
clock_FPGA_verilog
简易电子钟的设计(verilog HDL)(Simple design of the electronic clock (verilog HDL))
- 2012-11-03 10:35:49下载
- 积分:1
-
AGC
The AGC is a smart programmable gain amplifier (PGA). The amplifier gain is adjusted based upon
the input signal level so that the output is at a specified Target Gain. The AGC can be configured to
be either a mono or stereo input / output component. For illustration purposes, the following
discussion will highlight the stereo configuration.
- 2017-12-01 17:26:59下载
- 积分:1
-
实现BCD码的加法,用VHDL实现,是书籍上配套的
实现BCD码的加法,用VHDL实现,是书籍上配套的-BCD ADDER,Using VHDL
- 2022-02-10 02:09:10下载
- 积分:1
-
LS165
LS165移位寄存器的verilog语言编写(The writing of the Verilog language of LS165 shift register)
- 2020-11-22 22:59:34下载
- 积分:1
-
数字信号处理的FPGA实现-第三版-verilog源程序
数字信号处理的FPGA实现, 包括了FPGA基础知识,浮点运算,信号处理的FIR FFT等,附录包含源代码(Digital signal processing FPGA implementation, including the basic knowledge of FPGA, floating point operations, signal processing FIR, FFT, etc., the appendix contains the source code)
- 2017-08-06 17:38:33下载
- 积分:1
-
zidongshouhuoji
使用VHDL语言实现的一个自动售货机的程序。适合VHDL初学者使用。(VHDL language using a vending machine program. VHDL suitable for beginners.)
- 2011-04-29 21:28:00下载
- 积分:1
-
不同加法器 vhdl 代码
乘数是其中一个关键硬件块在大多数数字和高性能系统中如 FIR 滤波器、 数字信号处理器和微处理器等。随着技术的进步,许多研究者试过和正在尝试设计提供或者以下高速度、 低功耗、 规律的布局的乘数,从而较少的地区或在乘数的他们甚至组合。从而使它们适合于各种高速度、 低功耗,和紧凑的超大规模集成电路的实现。然而面积和速度是两个相互冲突的约束。所以提高速度结果总是在较大的地区。所以在这里我们尝试找出解决方案了他们两个之间的最佳贸易。一般我们所知乘法会中两个基本步骤。部分产品,然后添加。因此在这个项目中我们有第一次尝试设计不同加法器和比较它们的速度和复杂性的电路即占领的地区。
- 2022-04-20 15:21:48下载
- 积分:1
-
Basic-system-of-nexys3
the basic system of nexys3(soft core)
- 2012-09-21 23:41:14下载
- 积分:1