-
简单的APB I2S接口
简单的apb i2s接口,verilog代码,包括rtl实现和testbench(apb i2s interface . coded by Verilog. including rtl and testbench)
- 2019-01-18 16:52:05下载
- 积分:1
-
gmii_tx_mac
实现千兆以太网数据发送,通过GMII接口向PHY写数据,控制PHY发送数据。(Implementation of Gigabit Ethernet data transmission, write data to the PHY through the GMII interface, control PHY data.)
- 2013-08-08 15:24:43下载
- 积分:1
-
该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。...
该程序实现的是n位全加器,首先用与非门实现一位全家器,最后实现n位的全加器。-the program is to achieve the n-bit full adder, first using the door with non-realization of a family- and finally realize the full n-bit adder.
- 2022-01-24 17:35:43下载
- 积分:1
-
vhdl 加法器 vhdl 加法器
vhdl 加法器
vhdl 加法器 vhdl 加法器
vhdl 加法器-vhdl adder vhdl adder vhdl adder
- 2022-09-01 23:25:03下载
- 积分:1
-
算术逻辑单元4位
应用背景算术逻辑单元程序为4。执行右移,左移,multiplication.addition和分工,subtraction.no数学符号的使用。ALU具有多种输入和输出的网,这是共同的电气连接,用于传输数字信号之间的逻辑和外部电路。当一个ALU操作,外部电路将信号输入的ALU,响应的,ALU产生和传递信号到外部电路通过输出。关键技术算术运算添加:一个和乙的总和,并出现在。加随身携带:一、乙方及随身携带,并将之以。减:从一个(或反之亦然)中减去,并且在不同的情况下出现开展。对于这个功能,进行有效的“借”指示器。此操作也可用于比较的大小的一个在这种情况下,输出可以被处理器忽略,这是唯一感兴趣的状态位(特别是零和消极的),结果从操作。减去与借用:从一个(或反之亦然)与借用(进行)和差异出现在和进行(借用)。两者的补充(否定):一个(或一个)是从零开始,并且在Y的差异出现。增量:一个(或乙)增加了一个和由此产生的值出现在Y。递减:一个(或乙)是由一个和由此产生的值出现在Y。通过:所有的一个(或乙)位出现未修改的。此操作通常用于确定操作数的奇偶性或者它是否为零或负。
- 2022-04-11 15:55:04下载
- 积分:1
-
uart
UART串口的verilog源代码,完全正确...........(UART serial Verilog source code, completely correct ...........)
- 2009-03-02 14:44:16下载
- 积分:1
-
doorlock
基于FPGA设计的电子密码锁是一个小型的数字系统,与普通机械锁相比,具有许多独特的优点:保密性好,防盗性强,可以不用钥匙,记住密码即可开锁等。(FPGA-based design of the electronic code lock is a small digital system. It has many unique advantages:good privacy and security , it do not need the key but remember password to unlock, and so on while it compare to ordinary mechanical locks.)
- 2013-12-25 21:24:41下载
- 积分:1
-
stm32adc12路采集DMA
adc采集多路采集多通道基于dma的adc采集(ADC acquisition, multi-channel acquisition and multi-channel acquisition)
- 2020-06-19 06:20:01下载
- 积分:1
-
The use of FPGA to collect the new U.S. accelerometer data and the data collecte...
利用FPGA来采集美新加速度计的数据,并将FPGA采集到的数据传给ARM系统处理-The use of FPGA to collect the new U.S. accelerometer data and the data collected FPGA passed ARM system processing
- 2022-02-04 12:49:36下载
- 积分:1
-
运行在FPGA上的Verilog程序(实现对ADC的控制)
运行在FPGA上的Verilog程序(实现对ADC的控制)-Verilog procedures (the achievement of the control of the ADC)
- 2022-01-30 10:06:47下载
- 积分:1