登录
首页 » VHDL » pngenerator

pngenerator

于 2022-10-01 发布 文件大小:677.66 kB
0 150
下载积分: 2 下载次数: 1

代码说明:

pngenerator的vhdl代码。我们可以在cdma的fpga实现中使用它;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ModelsimPDFWordPPT
    个人搜集的各类Modelsim教程全集视频PDFWordPPT等.rar(Personal collection of all kinds of Modelsim tutorial video PDFWordPPT Complete Works, etc.. Rar)
    2009-09-20 11:37:19下载
    积分:1
  • verilog编写的计算百分比模块
    verilog编写的计算百分比模块-Verilog prepared by calculating the percentage module
    2022-01-31 18:38:18下载
    积分:1
  • uart766
    ---实现的部分VHDL 程序如下。   --- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器数据进入接收缓冲器--- ...... --- end if(--- achieve some VHDL procedure is as follows.--- Elsif clk1x event and then a clk1x = s--- if td_logic_vector (length_no))
    2007-06-02 12:44:31下载
    积分:1
  • 82 VHDL, verilog test case, involving a variety of grammatical rules. which is...
    包括VHDL、verilog在内的各种设计实例,是学习硬件描述语言的帮手。共有82个实验例子,涉及各种语法规则。-82 VHDL, verilog test case, involving a variety of grammatical rules. which is you learn the HDL language helper.
    2023-06-06 10:15:04下载
    积分:1
  • VHDLcoding
    本文件时VHDL的各种编写规范,有助于开发者在平时养成好的编码习惯(This document, the various write VHDL specification, helps developers to develop good coding habits in peacetime)
    2009-11-20 11:44:58下载
    积分:1
  • clock_6
    说明:  ds1302时钟驱动程序,已在quartus上验证可以是直接使用(DS1302 clock driver, which has been verified on quartus, can be used directly)
    2020-06-24 12:00:02下载
    积分:1
  • classdiagramnew
    class diagram diagram for AIRS
    2015-06-10 22:44:10下载
    积分:1
  • 一个可编程的间隔定时器的设计,8253要完成的功能,实…
    设计一个可编程间隔定时器,完成8253的功能,实现以下几点要求: 1、 含有3个独立的16位计数器,能够进行3个16位的独立计数。 2、 每一种计数器具有六种工作模式。 3、 能进行二进制/十进制减法计数。 4、 可作定时器或计数器。 -The design of a programmable interval timer, 8253 to complete the function, realize the following requirements: 1, contains three independent 16-bit counter, capable of three independent 16-bit count. 2, each with six counter mode. 3, can be binary/decimal subtraction count. 4, can be used for the timer or counter.
    2022-08-20 11:53:35下载
    积分:1
  • galois
    example of BCH and RS codecs
    2009-06-10 11:26:17下载
    积分:1
  • 汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现
    汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program
    2022-11-01 18:00:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载