登录
首页 » VHDL » 256字节深度的RS232串口程序,共分4个模块,顶层文件FIFO程序串口收和串口发.经过测试已用于产品.可靠!...

256字节深度的RS232串口程序,共分4个模块,顶层文件FIFO程序串口收和串口发.经过测试已用于产品.可靠!...

于 2022-01-26 发布 文件大小:5.25 kB
0 164
下载积分: 2 下载次数: 2

代码说明:

256字节深度的RS232串口程序,共分4个模块,顶层文件FIFO程序串口收和串口发.经过测试已用于产品.可靠!-Depth of 256-byte Serial RS232 procedures, divided into four modules, top-level document procedures FIFO serial and serial-fat collection. After the test has been used in products. Reliable!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • kt1
    基于FPGA的可控100进制可逆计数器,运行环境maxplus(Controlled 100 hex reversible counter FPGA-based operating environment maxplus)
    2012-05-17 12:19:54下载
    积分:1
  • ALU用VHDL项目
    ALU using VHDL project
    2022-03-22 23:35:27下载
    积分:1
  • BT656_RGB
    将BT656数据流转换成RGB图像格式的数据(Converting BT656 data stream into RGB image format)
    2021-03-22 09:29:17下载
    积分:1
  • OQPSK
    说明:  这是一个关于dQPSK的Matlab程序 这是一个关于dQPSK的Matlab程序 (This is a dQPSK the Matlab program This is a dQPSK the Matlab program)
    2010-04-21 12:46:25下载
    积分:1
  • 这个是用verilog语言编写的基于FPGA的交通灯控制器,分别控制四个方向上的交通灯的通断...
    这个是用verilog语言编写的基于FPGA的交通灯控制器,分别控制四个方向上的交通灯的通断-The verilog language is FPGA-based traffic light controller, respectively, the four direction control of traffic lights-off
    2022-03-22 05:17:26下载
    积分:1
  • 互联网测试和检测垃圾邮件
    A 凸轮是一个转动或滑动的片断,在机械联动使用特别是在将旋转运动转变为直线运动或反之亦然。 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-02-15 23:05:25下载
    积分:1
  • 通信协议AHB_LITE
    AHB_Lite 通信协议的FPGA Verilog 设计(AHB_Lite communication protocol Verilog design in FPGA)
    2020-12-15 10:09:14下载
    积分:1
  • 4ADlcd
    单片机4路ad模数转换数码管动态显示程序(4-way ad microcontroller analog to digital conversion digital tube dynamic display program)
    2013-06-02 22:10:07下载
    积分:1
  • uart_slip
    实现串口通讯以及SLIP协议传输数据,增加了特殊字符的转义(Realization of Serial Communication and SLIP Protocol)
    2021-01-19 18:58:41下载
    积分:1
  • FPGAdesignXilinx
    华为内部资料,关于FPGA设计的详细过程介绍,很不错的。本文档从FPGA器件结构出发以速度路径延时大小和面积资源占用率为主题描述在FPGA设计过程中应当注意的问题和可以采用的设计技巧。(Huawei internal information, with regard to detailed FPGA design process of introduction, it is good. This document from the FPGA device structure in order to speed the path delay and area the size of the theme of the occupancy rate of resource description in the FPGA design process should pay attention to the problems and design techniques can be used.)
    2020-12-21 13:59:08下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载