数字AGC的源程序

基于FPGA的多功能波形发生器,很好的,使用Verilong程序。(FPGA-based multi-function waveform generator, a good use of Verilong program.)

应用背景它是电路描述Verilog读取存储的图像在RGB格式从快闪记忆体，Altera de2-115板，FSM，读取并显示每个像素的VGA端口，它可以被用来作为一个图像加速器，或作为一种补充更复杂的设计。关键技术的VGA格式是广泛应用于工业，那里是许多更快的图像显示协议作为DVI，HDMI，但了解VGA是必要的了解别人图像显示协议，因为它是最简单的，它们是相似的，但数字信号是sended。

FPGA实现LC12S无线通讯模块收发，使用Verilog语言。程序实现一个模块根据案件发送数据，另一个模块接受导数据后点亮LED灯。程序在XC3S500E上实现。

基于单片机的DDS信号发生器，具有DDS思想的单片机编程。。。(Sunplus based DDS signal generator with DDS thinking microcontrollers. . .)

用Verilog代码来实现iic协议，主要是通过两个按键来控制读写命令，读取的数据最后用数码管显示出来，代码里面有很详细的注释和说明。

listing program clock

基于FPGA的PCI9054 LOCALBUS总线接口(PCI9054 interface program based on FPGA)

这是一个最最常用的用vhdl写的状态机，几乎哪儿都用得到(a very good state machine)

在ＦＰＧＡ中产生的频率可调的锯齿波型信号发生器(The frequency of the FPGA to generate the sawtooth waveform signal generator adjustable)

// 4 entry deep fast fifo module fifo4(clk, rst, clr,  din, we, dout, re, full, empty); parameter dw = 8; input clk, rst; input clr; input   [dw:1] din; input we; output  [dw:1] dout; input re; output full, empty; //////////////////////////////////////////////////////////////////// // // Local Wires // reg     [dw:1] mem[0:3]; reg     [1:0]   wp; reg     [1:0]   rp; wire    [1:0]   wp_p1; wire    [1:0]   wp_p2; wire    [1:0]   rp_p1; wire full, empty; reg gb; ///////////////////////////////////