-
时钟分频的 verilog
时钟司程序测试所选定的值 (32 位)。填空 Altera QuartusII Verilog。
- 2022-04-08 14:58:17下载
- 积分:1
-
DUC数字上变频设计
上变频
- 2022-06-30 10:42:05下载
- 积分:1
-
DMA
针对QUARTUS的DMA的VHDL代码实现(DMA Controller Code in VHDL)
- 2009-07-04 23:14:32下载
- 积分:1
-
DDS
文利用直接数字频率合成器(DDS)与CPLD技术和单片机控制技术,研制和
设计了高分辨率、高稳定度的函数信号发生(Wen using direct digital frequency synthesizer (DDS) and CPLD technology and single-chip microcomputer control technology, development and
Design of high resolution, high stability function of the signal
)
- 2013-08-27 14:20:22下载
- 积分:1
-
ModelSim_
FPGA编写环境,具有仿真容易,软件内存小的特点(FPGA authoring environment, with easy simulation software features small memory)
- 2013-07-24 19:20:57下载
- 积分:1
-
doorlock
基于FPGA设计的电子密码锁是一个小型的数字系统,与普通机械锁相比,具有许多独特的优点:保密性好,防盗性强,可以不用钥匙,记住密码即可开锁等。(FPGA-based design of the electronic code lock is a small digital system. It has many unique advantages:good privacy and security , it do not need the key but remember password to unlock, and so on while it compare to ordinary mechanical locks.)
- 2013-12-25 21:24:41下载
- 积分:1
-
source
I2C MASTER DESIGNED by Verilog
- 2020-06-18 23:40:02下载
- 积分:1
-
S02《Artix7修炼秘籍》MIG_DDR内存应用
说明: artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
- 2020-03-22 12:58:39下载
- 积分:1
-
Verilog_Ip_RAM
说明: altera ram ip教程。对RAM进行读写操作,写32个数据到RAM中,再将写入的32个数据从RAM中读出。(altera ram ip.write data to ram and read the data from the ram.)
- 2020-08-17 11:38:21下载
- 积分:1
-
单通道视频HDMI显示
本实验将TW2867第一通道输出解复用以后进行BT.656格式的解析,然后将奇偶场合并为一帧存入DDR2,读取的时候使用双线
性插值算法,将原始的720 x576的分辨率放大到800x600,然后在HDMI口输出。
- 2022-08-04 03:02:18下载
- 积分:1