登录
首页 » Verilog » Altera Nios 开发项目

Altera Nios 开发项目

于 2023-08-07 发布 文件大小:24.25 MB
0 167
下载积分: 2 下载次数: 1

代码说明:

Altera SOPC 开发套件,它用 verilog 语言开发。它是有用的 EDA 设计倾向。有三个完整的示例的 SDRAM,led 灯和内皮祖细胞。有逻辑的设计举例。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dianzhen
    如果需要用verilog设计一项比较简单的功能,那么这个浅显易懂的程序能让你很快明白点阵的设计方法,尤其是对那些初学者(If you need to use a relatively simple verilog design features, then this easy to understand design of the program allows you to quickly understand the lattice method, especially for those who are beginners)
    2014-01-16 16:13:53下载
    积分:1
  • textiowrite
    quartus ii 环境下,一个完整的利用TEXTIO仿真的源代码,包括读数据文件和输出数据到文件。(Under quartus ii environment, a complete simulation using TEXTIO source code, including reading data files and output data to a file.)
    2014-02-03 23:56:30下载
    积分:1
  • 设计 verilog 蓝牙模块
    蓝牙是一种标准协议的设备 (如手机、 掌上电脑、 个人电脑和任何其他设备之间的无线连接。这一标准的主要目的是提供免版税标准这种无线协议。这个项目的目标是打造 HCI LMP,开源免费蓝牙基带控制器和高层次软件栈
    2022-01-21 00:55:09下载
    积分:1
  • sanjose_hdlcon
    FFT implementation using C program
    2014-02-11 21:01:40下载
    积分:1
  • ADC0809模数转换
    ADC0809模数转换,实现模拟量转化为数字量,并在液晶显示屏上显示出转化结果,我自己下载到板子,运行正常
    2022-03-22 11:19:00下载
    积分:1
  • BOC
    基于matlab的BOC仿真程序,包含BOSK调制等。(Based on the matlab the BOC simulation program, contains modulation BOSK.)
    2021-03-12 19:09:25下载
    积分:1
  • weifenqi
    微分器:利用数字锁相环进行位同步信号提取的关键模块(Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules)
    2020-12-01 10:39:28下载
    积分:1
  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • am
    基于FPGA的用verilog语言写的,改程序可产生不同调制系数和不同频率的AM波,长按按键切换调制度25 、50 、75 和短按按键切换调制信号频率1k、1.5k、2k、2.5k.(Based on the FPGA using verilog language, change the program can produce different coefficients and different frequency modulated AM wave, long press the button to switch the modulation of 25 , 50 , 75 and short press button to switch the modulation signal frequency 1k, 1.5k, 2k, 2.5k.)
    2013-10-14 22:14:56下载
    积分:1
  • dds(1)
    基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
    2017-07-11 16:36:38下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载