ad数模转换

资源描述本文讲的是基于FPGA的模糊PID控制器实现,详细介绍了Verilog HDL怎样用FPGA实现PID控制器

EKG SIGNAL PROCESSING THROUGH CORDIC

反应速度测试小游戏，最小外设cpld游戏，带设计说明书(Reaction speed test games, the minimum peripheral cpld game, with design specifications)

此筛选器是由语言 HDL 设计的。成功模拟上协同作用。此筛选器用于视频和图像处理项目，降低盐及胡椒噪音。

基于verilog的出租车付费系统 带验证模块

周立功Fusion StartKit，fpga开发板的实验例程，Flash Memory初始化RAM实验(ZLG Fusion StartKit, fpga development board test routines Flash Memory Initialize RAM experiments)

我重视基本的向上和向下计数器。这不是基本up_down counter.this编码方法不同有关。

基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控(Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable)

Vhdl design z80 for altera users

dos下的svga图形库，包括读bmp位图，打点划线等(svga graphics library under dos)