网站首页

登录

verilog等精度测量源码（附带SPI单工通信模块）

于 2022-01-26 发布文件大小:2.26 kB

 0  195

下载积分: 2 下载次数: 3

我要下载

代码说明：

应用背景使用verilog依靠等精度测量原理设计数字频率计，测量数据输出为64位，使用单片机进行简单的解码和显示，就能得到被测信号的频率，门控信号持续时间，也就是采样时间越长，fpga使用的晶振越准，越高速，测出来的效果越好，测量时间一定要高于被测信号的周期，这个只是取决于单片机对门控信号的控制。等精度测量的最上层文件是dengjingduceliang.v 等精度测量的模块是DJDCL.v spi通信模块是SPI_8BYTE 使用的方法是，三个文件放在一起，上层文件和fpga的io配置好，什么输入什么输出，然后把DJDCL.v的input和标准时钟，我的是50M，还有被测信号接在一起，会输出一个64位的数据，前32位为标准时钟计时，后32位为被测信号计时，传给mcu简单计算一下就有了被测信号的频率关键技术 1.1 测频方法这种方法即已知时基信号（频率或周期确定）做门控信号，T为已知量，然后在门控信号有效的时间段内进行输入脉冲的计数，原理图如下图所示：请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

玩转LVDS_USB
说明： verilog 版本，Xilinx玩转USB3.0，LVDS接口(verilog version,Xilinxplay with USB3.0,LVDS)

2021-01-01 16:01:57下载

积分：1
std_ovl_v2p7_Feb2013
目前最新的OVL库，里面是标准的ASSERTION模块，支持VHDL刚Verilog，最近在做AXI协议验证的时候用到，分享下(The latest OVL(open verification library),including all standard module of assertions(VHDL and Verilog). It can be used into AXI Protocl Verification. Just share with you guys.)

2021-04-28 21:38:43下载

积分：1
74ls138-integral-4-wire-encoder-16
74ls138组成16..4线编码器经过本人验证(74ls138 composed of 16 .. 4 line encoder after I verify)

2011-09-20 19:00:59下载

积分：1
SDRAM
SDRAM的驱动程序，主要是对SDRAM各类状态进行驱动，有刷新模块、读、写模块等。(The driver of SDRAM mainly drives various states of SDRAM, including refresh module, read and write module.)

2020-06-23 01:40:02下载

积分：1
tcdg
Encryption has become a part and parcel of our lives and we have accepted the fact that data is going to encrypted and decrypted at various stages. However, there is not a single encryption algorithm followed everywhere. There are a number of algorithms existing, and I feel there is a need to understand how they work. So this text explains a number of popular encryption algorithms and makes you look at them as mathematical formulas.

2014-01-29 15:57:35下载

积分：1
康塔德7 0 - 9999 en显示segmentos verilog
该项目利用NEXYS3（斯巴达6）董事会4显示器和它的编程verylog 启动白衣100 MHz的时钟和我们使用preescaler换下来的frecuency，非常有礼貌的观点

2022-02-03 15:10:35下载

积分：1
fpalign_struct
floating point alignment

2013-03-11 16:53:31下载

积分：1
asynchronous-clock-boundary
一个关于跨越异步时钟边界传输数据的解决方案(The solution of transfering data across asynchronous clock boundary.)

2011-12-21 14:30:54下载

积分：1
UML_2_Pour_les_bases_de_donnees
UML2 apprendre a modeliser a l aide de UML

2014-02-25 01:32:23下载

积分：1
c8051fPLL
说明： C8051F的一个特点就是可以倍频到100M。近来用到。在单片机的调试通过其PLL倍频函数。供用到的朋友参考和借鉴。(One feature is the ability C8051F multiplier to 100M. Recently used. In MCU debugging functions through its PLL multiplier. Used for reference for a friend.)

2021-03-04 12:39:32下载

积分：1

696516资源总数
106914会员总数
0今日下载