-
中山大学计组实验--单周期CPU设计
中山大学计组实验--单周期CPU设计,实现12条指令,基于xilinx ISE 14.4 测试通过
- 2022-03-21 15:15:11下载
- 积分:1
-
232543
FPGA Implementation of QFT based Controller for
a Buck type DC-DC Power Converter and
Comparison with Fractional and Integral Order PID
Controllers
- 2010-08-20 17:53:54下载
- 积分:1
-
AVR_Core.tar
CPLD例程(语言)《Verilog HDL数字控制系统设计实例》AVR_Core.tar.gz-.rar(CPLDprogram dialogue /Verilog language design examples)
- 2011-11-12 20:43:49下载
- 积分:1
-
turbo_encode
turbo码的编码程序,verilog HDL,在ISE环境中(turbo code encoding process)
- 2014-03-29 15:09:58下载
- 积分:1
-
Booth2_final
该文件是booth乘法器的verilog源代码,经过最终的仿真,可以直接运行(This file is booth multiplier verilog code, after the final simulation, can be directly run)
- 2015-05-08 09:29:56下载
- 积分:1
-
积分器-FPGA
积分器的一种实现方法:每级积分器都是一个反馈系数为1的单极点IIR滤波器, 其传递函数为:(An implementation of an integrator: each stage integrator is a single pole IIR filter with a feedback factor of 1:)
- 2017-07-08 20:54:19下载
- 积分:1
-
Flicker_LED
It s Flicker_LED code.Verilog for MaxV.
- 2013-08-08 10:16:32下载
- 积分:1
-
rs232
用Verilog语言实现了UART串行通信协议(Verilog language used to achieve a UART serial communication protocol)
- 2015-08-21 20:26:16下载
- 积分:1
-
code
代码文件夹:
ARVI_FSM.v为顶层文件,用于模拟时用。
dataHex.dat 为模拟输入文件(只有10行,象征的意思。实际我们模拟时,dataHex.dat文件足有1个多GB)
dataFormat.dat为输入文件对应的带格式的文件
使用modelsim模拟时,将dataHex.dat名字改为CPUContext.txt
结果:
result.txt
(Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
- 2009-06-21 19:14:37下载
- 积分:1
-
余数数制系统
反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化
为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、 地区、 延迟和成本降低
- 2022-02-05 02:53:51下载
- 积分:1