登录
首页 » Verilog » 基于FPGA的SDRAM 模块-单字读写

基于FPGA的SDRAM 模块-单字读写

于 2022-03-21 发布 文件大小:5.37 MB
0 136
下载积分: 2 下载次数: 1

代码说明:

驱动 SDRAM 而言,简单可以分为以下四项操作: (一) 初始化 (二) 刷新操作 (三) 读操作 (四) 写操作 初始化令 SDRAM 就绪,刷新操作就是不失掉内容(数据),读操作就是从 SDRAM 哪 里读取数据,写操作就是向 SDRAM 写数据。其中,读写操作又有单字读写,多字读写 还有页读写。 本代码针对单字读写

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 800x600@60Hz VGA 时序产生的 Verilog
    800x600@60Hz VGA 时序产生的 Verilog 此外包括一个软件二 13.0 测试项目。在 Altera DE0 开发板执行测试。
    2022-02-07 16:06:28下载
    积分:1
  • Chapter06
    cvery high compatibles for quartus
    2010-06-10 11:39:28下载
    积分:1
  • traffic_lights
     交通灯控制器控制红(r)、绿(g)、黄(y)三种不同颜色的交通灯,这三种不同颜色灯的亮、灭分别由三个定时器(timer1、timer2、timer3)控制;  当某个定时器工作时,它所控制的交通灯亮,直到设定的定时时间到(该定时器状态由’0’变’1’),交通灯跳转到另一种状态;  clk是脉冲控制端(图中未标出);reset是异步复位端,复位状态为红色交通灯亮;  输出端r、g、y分别表示三种颜色交通灯的亮、灭状态。 ( traffic light controller control red (R), green (g), yellow (y) three different colors of traffic lights, three different colors of bright lights, off by three timer (Timer1, Timer2, Timer3 ) control  When a timer work, it controls the traffic lights, until the set timing (the timer status ' 0 ' for ' 1' ), traffic lights Jump to another state  clk is the pulse control terminal (not shown) reset is asynchronous reset terminal, the reset state for the red traffic lights  output terminal r, g, y represent the three colors of traffic lights bright, the off state.)
    2020-12-19 15:09:10下载
    积分:1
  • line_four
    利用verilog HDL逐点比较法实现直线和圆弧插补(Use verilog HDL by-point comparison method to achieve linear and circular interpolation)
    2020-12-01 14:59:27下载
    积分:1
  • RC6-block-cipher-using-VHDL
    VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
    2020-12-01 22:09:26下载
    积分:1
  • fpga_debounce_filter
    fpga debounce filter code in vhdl
    2009-10-02 18:48:22下载
    积分:1
  • CPU
    使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG,一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式,采用Load/Store结构,ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算,并支持浮点数加、减、乘、除四种运算,支持与、或、异或、非4种逻辑运算,支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算,支持Load/Store操作,支持地址/立即数加载操作,支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。()
    2008-06-02 16:34:00下载
    积分:1
  • sobel
    基于FPGA的Spartan-6系列的SOBEL算法实现(Implementation of SOBEL Algorithm Based on FPGA)
    2018-05-09 15:25:33下载
    积分:1
  • ecc verilog
    这是一个用verilog实现的ECC代码,里面有C文件用于功能验证
    2023-06-07 15:15:04下载
    积分:1
  • decode_64_66
    自编的64B/66B解码程序,做毕业设计的时候写的。(The decoding process 64B/66B , written when i am in the school。)
    2020-10-16 10:07:29下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载