数字相册集成电路实现

说明：  FPGA应用状态机版，适合初学者学习状态机三段式，ASMD图的理解和翻译，以及Verilog语言的应用 最后对仿真的一些理解 其中包含HDL设计及testbench描述 根据要求设计了一个能求出一个32bit字中两个相邻0之间最大间隙的电路。(FPGA application state machine version, suitable for beginners to learn state machine three-stage, ASMD chart understanding and translation, and Verilog language application. Finally, some understanding of simulation, including HDL design and testbench description According to the requirements, a circuit is designed to find the maximum gap between two adjacent zeros in a 32 bit word.)

说明：  RISC全部源码，包含仿真文件，使用makefile脚本编写，能通过vcs编译(RISC all source code, including simulation files, using makefile script, can be compiled through VCS)

利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时 会发出警报

伪随机序列FPGA 通过仿真 M3000(Pseudo-random sequence M3000 FPGA simulation)

绝对可用，仿照了很多代码修改而来，理解简单，只要细细阅读绝对明白，而且以后可以移植到其他程序里。顶端程序看似复杂，其实简单。module vga_module (         CLK_50M, RSTn,     VGA_HS,  VGA_VS,     VGA_BLANKn,      DAC_CLK,     VGA_R, VGA_G, VGA_B 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报

说明：  使用ISE软件实现OFDM通信系统的框架搭建，完成上板前的仿真工作(Realization of OFDM communication system with ISE software)

说明：  PCI slave IP core, in VHDL language ,has been verified,it is very easy to use. it is an ideal IP to study PCI,design PCI Bridge

UVM就是通用验证方法学，是从OVM发展而来，由Mentor、Candence和Sysnopsys年联合推出的新一代验证方法学。UVM吸取了eRM(e验证方法学)、AVM、VMM、OVM等不同发法学的优点，以Systemverilog为基础建立了一个库向用户提供了一些可重用的类，减轻了项目间水平复用和垂直复用的工作量，同时提供了一套可靠的框架。这些代码作为示例

说明：  对温湿度采集芯片进行配置并且把读到的温度数据显示到数码管上(The temperature and humidity acquisition chip is configured and the temperature data read is displayed on the nixie tube)

用verilog hdl写的Norflash控制器，可实现单字节读写，扇区擦除。(Norflash controller edit by Verilog hdl,it can read or write by Byte,or erase the sector.)