登录
首页 » VHDL » 用VerilogHDL进行频率生成器。

用VerilogHDL进行频率生成器。

于 2022-01-21 发布 文件大小:1,006.92 kB
0 163
下载积分: 2 下载次数: 1

代码说明:

yong VerilogHDL yu yan bianxie de pinlv fa sheng qi,shi yong ISE ruan jian da kai.-Used VerilogHDL to make a frequency builder.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 04_led_test
    说明:  FPGA控制外边led,并实现跑马灯等多种效果,用户可以自行控制(FPGA control outside led)
    2020-06-16 09:40:02下载
    积分:1
  • TOPWAY-UC1698-AppNote-V0.2
    UC1698U驱动160*160LCD中文应用及例程(UC1698U driver 160* 160LCD Chinese applications and routines)
    2013-05-23 09:25:56下载
    积分:1
  • cfg9230
    ad9230的配置程序,差分输入输出,verilog(ad9230 configuration program, verilog)
    2021-03-18 19:09:19下载
    积分:1
  • longxin
    龙芯CPU+IP+资源简介,希望大家能够了解自己开发的芯片。(Godson CPU+ IP+ Resource profile, hope that we can understand their own chips.)
    2008-12-10 19:55:39下载
    积分:1
  • Advanced-FPGA-Design
    高级FPGA设计__结构、实现和优化,中文翻译版(Advanced FPGA Design- Architecture, Implementation, and Optimization)
    2021-04-01 11:09:08下载
    积分:1
  • OFDM-Verilog
    基于FPGA的OFDM的实现,Verilog语言。(OFDM based on FPGA,by Verilog)
    2021-02-03 20:59:58下载
    积分:1
  • Use Quartus in LCM display static graphics palace
    运用Quartus在LCM中显示静态宫殿图形-Use Quartus in LCM display static graphics palace
    2023-04-14 02:55:03下载
    积分:1
  • LVDS_RX
    说明:  lvds_rx IP核硬件设计代码,使用时注意LVSD_RX模块的延时参数的设置,3.5倍时钟相位的设置(Lvds IP core hardware design code, when using the attention LVSD module delay parameter settings, 3.5 times the clock phase settings)
    2021-04-26 11:38:45下载
    积分:1
  • vga
    VGA显示控制:时序控制+像素点的颜色处理显示十字光标(vorilog)(VGA Display Control: Timing Control+ pixel color processing and display cross cursor (vorilog))
    2010-11-27 14:02:12下载
    积分:1
  • hard
    在Quartus中,利用FPGA例化的存储器实现程序的BOOTLOADER的搬移(In Quartus, the use of FPGA case of memory to achieve the program' s move BOOTLOADER)
    2020-09-27 20:17:46下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载