SDRAM基础性控制核 很有用的 VHDL状态机实现

一个电子中的verilog实验源代码。适合verilog初学者学习参考-an electronic experiments of Verilog source code. Suitable for beginners learning Verilog reference

8位CPU软核设计与应用研究-8-bit CPU design and application of soft-core research .......

EV10AQ190A配置程序 EV10AQ190A configuration program(EV10AQ190A configuration program)

wavelet transform of a signal,it is important and useful code to trans form frequency to time domain

USB口的设计，包括驱动程序的设计，以及软件的安装演示，软件的介绍，以及工作模式-USB port design, including the driver design, and installation of software, presentation, software presentation, and working models

通过数码管和单片机的组合 制作成的数码管时钟程序(Through the combination of digital control and made ​ ​ into a single-chip digital clock program)

基于FPGA的verilog语言描述五子棋游戏中的棋框显示，应用VGA显示原理，用不同的颜色显示边框。以及根据棋子输入的要求，显示相应的棋子，不同的颜色显示不同的棋框和棋子

使用 c languageit 的 16 点基 2 fft 代码将 16 点时间域序列转换为频率域

调制信号后4倍内插的verilog代码，用于基带成型滤波器输入数据(4 times after modulation signal interpolation verilog code, used to baseband shaping filter input data)

ADC Reference code!Clock 100kHz