登录
首页 » VHDL » Examples of VHDL language, including a variety of logic gate structure.

Examples of VHDL language, including a variety of logic gate structure.

于 2022-08-08 发布 文件大小:322.73 kB
0 174
下载积分: 2 下载次数: 1

代码说明:

vhdl 语言实例,包括各种逻辑门的构造。-Examples of VHDL language, including a variety of logic gate structure.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 04432909
    基于FPGA实现的神经网络算法ANN。针对手势识别,不错的参考文章。(Hand Postures Recognition System Using Artificial Neural Networks Implemented in FPGA)
    2015-06-25 06:34:19下载
    积分:1
  • sd_sdram_lcd
    说明:  sd_sdram_lcd 是读取SD卡中的数据,然后通过LCD显示(It is to read the data in SD card and display it by LCD)
    2019-05-14 14:35:49下载
    积分:1
  • led1
    说明:  点亮led流水灯,通过调用锁相环,可以更改对应的时钟。(Lighting the LED pipelining lamp, the corresponding clock can be changed by calling the phase-locked loop.)
    2020-06-16 07:00:01下载
    积分:1
  • 256M_sdram_OK
    改自特权同学verilog语言写sdram测试程序;支持256M内存(verilog sdram )
    2013-12-23 16:15:43下载
    积分:1
  • This is a use of the VHDL language Parallel to Serial procedures, In altera deve...
    这是一个用VHDL语言编写的并口转串口程序,在altera开发系统下验证通过,运用于开发板与计算机之间的通信,源程序可以提供参考-This is a use of the VHDL language Parallel to Serial procedures, In altera development system under test passed, the development of applied between the panels and computer communications, can provide a reference source
    2022-03-23 13:41:19下载
    积分:1
  • 一个用FPGA语言设计数字秒表的程序,有相关的源程序和说明
    一个用FPGA语言设计数字秒表的程序,有相关的源程序和说明-FPGA design using a digital stopwatch language of the procedures and instructions related to the source
    2022-02-02 02:15:47下载
    积分:1
  • 自己今年的毕业设计DDS波形发生器,有正弦波,方波,三角波,锯齿波....
    自己今年的毕业设计DDS波形发生器,有正弦波,方波,三角波,锯齿波.-Their own design this year
    2022-03-07 14:56:41下载
    积分:1
  • 用VHDL语言实现数字钟的设计
    用VHDL语言实现数字钟的设计,要求设计实现一个具有带预置数的数字钟,具有显示年月日时分秒的功能。用6个数码管显示时分秒,set按钮产生第一个脉冲时,显示切换年月日,第2个脉冲到来时可预置年份,第3个脉冲到来时可预置月份,依次第4、5、6、7个脉冲到来时分别可预置日期、时、分、秒,第 8个脉冲到来后预置结束,正常工作,显示的是时分秒。Up为高电平时,upclk有脉冲到达时,预置位加1.否则减1。
    2022-10-28 10:35:04下载
    积分:1
  • 0
    说明:  用VHDL语言设计一个校验器,用for loop实现8位数据的偶校验,(With a for loop to achieve 8-bit data parity)
    2011-12-06 15:47:01下载
    积分:1
  • digital-processing-with-FPGA
    vhdl语言,国外教材,数字信号处理算法(vhdl language, foreign materials, digital signal processing algorithms)
    2016-07-22 21:53:49下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载