用vhdl实现24小时计数器，方法简单实用。 仿真环境MAXPLUS

this is a verilog code for root raised cosine filter

最终FFT 64点使用定点。

这是我们eda的课程大作业，用quartus仿真循环彩灯并下到板子里能完美的运行出四种波形。工程比较完整，希望对大家有帮助。

本代码是实现VGA的显示的，在quartus开发环境下能完整的实现VGA的彩色显示，彩色条纹，通过不同按键来实现不同的效果，对于初学者有很大的帮助。

bch 编码和译码，用硬件语言vhdl实现(bch edcode and decoder)

FAST HADAMARD TRANSFORM VERILOG FOR IMAGE PROCESSING

说明：  用Verilog编写的简单的运算单元（ALU），可实现加、减、与、或、异或、非、左、右移等功能(Verilog prepared with simple arithmetic unit (ALU), can be add, subtract, and, or, exclusive-OR, non-, left, and other functions shifted to right)

DDS分频实现，全部代码的完整过程，包括截图等(DDS divider to achieve the complete process of all the code)

串口！ 这是一个使用的通信程序 ， 非常好用。(serial port Serial port! This is a communication program used, very useful.)

FIR带通、带阻滤波器设计，需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)