登录
首页 » VHDL » PCI arbitor VHDL

PCI arbitor VHDL

于 2022-03-18 发布 文件大小:4.22 kB
0 159
下载积分: 2 下载次数: 1

代码说明:

PCI Arbitor by VHDL -PCI Arbitor by VHDL

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • SPWM
    FPGA上用verilog写的SPWM控制程序,完美运行!自由调试,毕设内容,十分宝贵(The SPWM control program by verilog FPGA perfect run! Free commissioning, Bi-based content, invaluable)
    2013-05-05 21:36:10下载
    积分:1
  • hanming
    Verilog HDL语言编写的汉明编码及解码器,附有时序仿真文件(Verilog HDL language encoding and decoding Hamming, with timing simulation file)
    2017-06-22 15:56:38下载
    积分:1
  • ppm_tb
    PPM编码器的测试文件,可以测试PPM编码是否正确(PPM encoder test file, you can test whether the correct PPM encoding)
    2013-11-20 12:32:16下载
    积分:1
  • 一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通
    一个用VHDL编程基于CPLD的EDA实验板开发可以实现顺计时和倒计时的秒表。要求计时的范围为00.0S~99.9S,用三位数码管显示。 (1) 倒计时:通过小键盘可以实现设定计时时间(以秒为单位,最大计时时间为99.9秒)。通过键盘实现计时开始、计时结束。当所设定的倒计时间到达00.0S后,自动停止倒计时,同时响铃。 (2) 顺计时:初始值为00.0S,通过键盘实现开始计时和结束计时功能。计时结束后,显示记录的时间。 (3) 用三个发光二极管正确显示以下状态:倒计时状态、顺计时状态、待机状态。 (4) 每当接收到有效按键时,蜂鸣器发出提示声。 顺计时在一次计时中可以记录三个不同的结束时间,并能通过按键显示三次所记录的时间。 -err
    2022-04-28 05:01:24下载
    积分:1
  • lsb 基于可见和不可见数字水印
    < 跨度 style="font-size:12.0pt;line-height:150%;font-family:""> 通过大量数字交换数据生成新的信息安全需求。用户期望的健壮的解决方案将确保法,还保证多媒体文件的真实性。此项目的图像水印算法 usingLeast 有效位 (LSB) 算法被用于信息/徽标中嵌入图像。设计过程进行 theXilinx ISE 设计套件 12.4 和硬件描述语言使用 isVHDL。模拟设计和波形在 Isim(M.81d) 模拟器中得到验证。一旦完成了设计过程,设计但在 Spartan3 FPGA 板。带水印的图像是在 goodvisual 的质量并具有好的 PSNR 值。同时可见并推行 invisiblewatermarking 计划。建议 schemehas 的有效性已表现出与实验结果的援助。Watermarkingis 更可靠、 更经济比软件编码的硬件实现。在空间域中最常见的简单 watermarkingtechnique 是通过操纵最不重要位 (lsb) 整体像素为单位)。要嵌入的水印放置在碱基图像的 LSB。空间域是不太复杂,没有变换使用,但 isn"trobust 数字式图像中的攻击,信息可以直接插入 imageinformation 的每一点或更繁忙地区的图像可以计算这样以中不那么明显的图像部分的 hidesuch 消息
    2022-03-22 20:46:03下载
    积分:1
  • 55593402DDS_vhdl
    DDS分频实现,全部代码的完整过程,包括截图等(DDS divider to achieve the complete process of all the code)
    2013-05-15 16:49:55下载
    积分:1
  • er
    秒表 东北大学秦皇岛分校 电子设计自动化 实验(Stopwatch Northeastern University at Qinhuangdao electronic design automation experiment)
    2012-06-27 02:25:14下载
    积分:1
  • breath
    利用verilog写的PWM 程序,来实现产生呼吸灯的效果。(Using xerilog to generate breathing lamp)
    2020-06-17 04:40:01下载
    积分:1
  • VHDL程序
    利用QuartusⅡ6.0对所设计的出租车计费器的VHDL代码进行仿真,并在FPGA数字实验系统上实现了该控制。(The Quartus II 6 is used to simulate the VHDL code of the designed taxi billing device, and the control is realized on the FPGA digital experiment system.)
    2017-12-14 12:35:23下载
    积分:1
  • 8位相等比较器,比较8位数是否相等
    8位相等比较器,比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8-- 8-bit Identity Comparator-- uses 1993 std VHDL-- download from www.pld.com.cn
    2022-06-21 10:57:15下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载