四位十进制频率计的顶层控制模块，用于生成测频需要的复位及控制信号...

交通灯控制器，verilog，可控制两个方向各四盏灯的亮灭，并具有时间显示(traffic light controllor，by verilog)

usb读取，仅供参考，在实际应用中要更改以下数据。(Read usb data)

VGA 640x480 driver in verilog

RS（255，223）编码器，已实际运用到产品中(RS (255,223) encoder has actually applied to products)

A complete VHDL source code to 5-storey elevator

altera DE2 实验板专用 CCD驱动-altera DE2 board dedicated CCD driver

本系统用于GPS中频部分的窄带滤波（AD后的数据经过LMS滤波后去掉窄带干扰，可以抑制20dB以上的干扰）(this system can be imply to anti-narrowband-jamming for GPS IF signal, it can degrade 20dB narrowband jamming)

采用VHDL硬件描述语言实现的双口径RAM块存储器的初始化(VHDL hardware description language using the dual-caliber RAM block memory initialization)

硬件描述语言VHDL的频率计程序,可用于做实验,或者初学者借鉴.-Hardware Description Language VHDL of the frequency counter program can be used for experiments, or the beginners learn.

mdio配置BCM5461，实现PHY初始化及通信相关寄存器的配置(mdio configure PHY)