-
全加器结构描述是从设计实体的内部结构对结构体进行描述的，并给出该实体所包含的模块或元件的相互连接关系...
全加器结构描述是从设计实体的内部结构对结构体进行描述的，并给出该实体所包含的模块或元件的相互连接关系-fulladd
- 2022-01-27 10:12:46下载
- 积分：1
-
乘法器的vhdl语言描述.本人调试已经通过
乘法器的vhdl语言描述.本人调试已经通过-Multiplier described in VHDL language. I have been through the debugging
- 2022-03-03 17:59:17下载
- 积分：1
-
c语言编写51单片机键盘扫描程序，方便移植到其他的硬件上去...
c语言编写51单片机键盘扫描程序，方便移植到其他的硬件上去-51 Singlechip c language keyboard scanning procedures for transplantation to other hardware up
- 2023-09-08 23:40:03下载
- 积分：1
-
ADS7844 AD转换芯片的VHDL控制器
ADS7844 AD转换芯片的VHDL控制器-ADS7844 AD converter chip VHDL controller
- 2022-02-02 13:25:44下载
- 积分：1
-
spi_src
在FPGA上实现CAN总线SPI接口通信，使用Verilog语言(Realize SPI interface communication of CAN bus on FPGA, using Verilog language)
- 2019-06-26 16:15:45下载
- 积分：1
-
median
说明： 用verilog编辑的中值滤波器！语言旁表有注释方便理解！(Using Verilog editor median filter! Language beside the table annotated to facilitate understanding!)
- 2008-11-03 09:21:18下载
- 积分：1
-
JJ213_program
卷积码（213）的编译码，VHDL语言编写的整个工程文件，带有仿真结果图。(Convolution code (213) codec, VHDL language of the whole project file with the simulation results shown in Fig.)
- 2020-12-27 19:29:02下载
- 积分：1
-
利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用...
利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用-Realize the frequency of testing the use of FPGA-based VHDL realize, has a good test performance can be directly used
- 2022-07-06 19:40:12下载
- 积分：1
-
shuzihongdianlu
数字钟电路的实现，可以24小时计时，可调整时间！(Digital clock circuit implementation, a 24-hour timer, adjustable time!)
- 2013-08-18 14:49:14下载
- 积分：1
-
signal
能产生正弦波、三角波、方波和e指数衰减的扫频波，且相关参数可调(Can produce sine wave, triangle wave, square wave, and e exponential decay wave sweep and adjustable parameters)
- 2014-05-13 15:15:12下载
- 积分：1
