登录
首页 » VHDL » 基于FPGA的自动售货机控制系统设计

基于FPGA的自动售货机控制系统设计

于 2022-02-04 发布 文件大小:1.01 MB
0 169
下载积分: 2 下载次数: 1

代码说明:

功能指标:1.完成对货物信息的存储、进程控制、钱币处理、余额计算和显示功能2.当总币值等于顾客需要的商品单价时,机器送出需要的商品;若总币值大于顾客需要的商品单价时,机器除提供所需商品外,并将余币退出;若总币值小于顾客需要的商品单价时,机器退出顾客投入的硬币。3.有重新开始(即取消交易)按钮,使整个系统恢复到初始状态。4.在一次投币只能购买一件货品的基础上,扩展为可以一次投币购买多种商品(在余额足够的情况下)。技术指标:1.假设自动售货机能够销售 4 种商品,初始数量设为 5 个,4 种商品的价格分别为 1 元、2 元、3 元和 4 元,允许投入 1 元、5 角。2.购买商品时投币时间有限制,不得超过 30 秒,在时间到后,自动售货机按不足钱数处理,退还全部硬币(1 元、5 角)。3.能够通过数码管显示投入的钱币的余额。4.每种销售的商品,数量和价格可以进行更改。4.在用数码管显示余额的基础上,增加显示四种商品的价格数量。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • UART_DMA
    UART_DMA的方法是使用nios实现UART方式实现DMA传输,在硬件平台上通过验证实现(UART_DMA way is to use uart dma transfer nios implemented in the hardware platform validated by)
    2020-11-03 10:39:53下载
    积分:1
  • shift_split_data
    关于一个串行数据输入 根据时序将数据分两路输出的程序 (on a serial data input timing will be based on output data using two procedures)
    2006-07-04 09:40:55下载
    积分:1
  • 数字滤波器
    使用vhdl语言实现了数字滤波器,在Spartan-6上验证通过,最大支持240阶。源代码中滤波器为低通滤波器,可通过matlab中的fdatool工具生成滤波器系数,然后更改滤波器的通带和阻带。
    2022-08-22 02:57:39下载
    积分:1
  • CPLD_DEMO_OK
    可以给VHDL初学者看的实例,全部经过验证(VHDL beginners can see examples of all the proven)
    2011-01-12 21:09:45下载
    积分:1
  • 数字频率计
    说明:  设计一简易数字频率计,其基本要求是: 1)测量频率范围0~999999Hz; 2)最大读数999999HZ,闸门信号的采样时间为1s;. 3)被测信号可以是正弦波、三角波和方波; 4)显示方式为6位十进制数显示; 5)具有超过量程报警功能。 5)输入信号最大幅值可扩展。 6)测量误差小于+-0.1%。 7)完成全部设计后,可使用EWB进行仿真,检测试验设计电路的正确性。(The basic requirements of designing a simple digital frequency meter are: 1) The measuring frequency range is 0-999999 Hz. 2) The maximum reading is 999999HZ, and the sampling time of gate signal is 1 s. 3) The measured signal can be sine wave, triangle wave and square wave. 4) The display mode is 6-bit decimal number display. 5) It has alarm function beyond range. 5) The maximum amplitude of input signal can be expanded. 6) The measurement error is less than +0.1%. 7) After completing all the design, EWB can be used to simulate and test the correctness of the circuit.)
    2019-06-20 12:47:51下载
    积分:1
  • gtwizard_254_127_ex_1113_3
    说明:  配置GTH ip的例子工程,选用7 series 芯片的GTH 113quad的四个通道,在程序中每个链路利用自己的恢复时钟进行数据解码,所以四个通道可以各自独立运行;成功工作在2.54Gb/s的链路状态,长时间(>24小时)的测试,误码率一直为0.(The GTH ip example project is configured with four channels of the GTH 113quad of the 7 series chip. Each link in the program uses its own recovery clock for data decoding, so the four channels can operate independently; the successful operation is at 2.54Gb/ The link state of s, long time (>24 hours) test, the bit error rate has been 0.)
    2019-06-17 21:33:56下载
    积分:1
  • 基于FPGA的多路同步脉冲发生器设计1
    说明:  采用FPGA(现场可编程门序列)编写VHDL语言设计多路同步脉冲发生器,对信号进行分频处理,实现四路信号相位相差T/16和T/8的延迟相位输出,实现的四路脉冲与传统的脉冲同步器不同,它具有高集成度,高通用性,容易调整和高可靠性等特点。(Using FPGA (field programmable gate sequence) to write VHDL language to design multi-channel synchronous pulse generator, to divide the frequency of the signal, to achieve the four-way signal phase difference T / 16 and T / 8 delay phase output, the realization of the four-way pulse is different from the traditional pulse synchronizer, it has the characteristics of high integration, high-throughput, easy adjustment and high reliability.)
    2020-03-18 20:52:05下载
    积分:1
  • 使用Veriolog hdl 编写手机屏测试程序.
    使用Veriolog hdl 编写手机屏测试程序.-Veriolog hdl prepared to use cell phone screen test.
    2023-04-25 00:20:03下载
    积分:1
  • Add_sub_struc
    8位加减器,八位减法器与加法器,用过一个控制端可以自由变换,采用移位加法方式,用途广泛,利用减法位补码加法的理论实现。(8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of subtraction complement addition theory to achieve.)
    2012-05-14 20:36:26下载
    积分:1
  • SkanMean
    Firmware for autotuning Sensor
    2015-06-25 20:01:36下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载