登录
首页 » VHDL » VHDL源文件

VHDL源文件

于 2022-07-11 发布 文件大小:1.97 kB
0 158
下载积分: 2 下载次数: 1

代码说明:

遥控器编码电路的设计,包含有遥控器编码电路设计的VHDL源文件,源代码。通过这一段程序设计,实现在FPGA开发板上进行无线遥控操作,这一实现具有很高的现实意义,很强的应用价值。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog_SimpleCalculator-master
    这是一个计算器的Verilog代码,可实现加减乘除等基础功能(calcultor for you to do some reserches.)
    2017-12-24 10:24:59下载
    积分:1
  • 基于FPGA的VHDL可以产生不同的音调,象音乐一样
    基于FPGA的VHDL可以产生不同的音调,象音乐一样-based FPGA VHDL can produce different tones, like the same music
    2022-12-09 14:55:02下载
    积分:1
  • report
    report for a report for a class
    2019-04-17 21:19:15下载
    积分:1
  • stap_steering
    这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)
    2015-07-21 00:59:39下载
    积分:1
  • quanjiaqi
    4 级流水方式的8 位全加器。。。。。。(Way flow of 4 full adder 8. . . . . .)
    2009-04-29 15:48:35下载
    积分:1
  • VHDL频率计
    采用VHDL编写的频率计,模块划分清晰易懂,基本原理为检测一个闸门脉冲周期内的信号次数,采用四段数码管显示
    2022-09-17 10:05:04下载
    积分:1
  • vending-machine
    用Verilog实现自动售货机功能,代码较初级。易懂,内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)
    2013-11-30 20:25:34下载
    积分:1
  • 01_基于ZYNQ的FPGA基础入门
    说明:  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
    2020-06-17 12:00:01下载
    积分:1
  • dac
    FPGA的驱动并行接口的DAC程序,效率较高。(FPGA-driven parallel interface of the DAC process more efficient.)
    2011-08-04 21:48:11下载
    积分:1
  • 0到255任意整数半整数分频Verilog HDL.rar
    0到255任意整数半整数分频Verilog HDL.rar-0-255 arbitrary integer half-integer frequency division Verilog HDL.rar
    2022-02-06 06:46:57下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载