登录
首页 » VHDL » 8位相等比较器,比较8位数是否相等

8位相等比较器,比较8位数是否相等

于 2022-06-21 发布 文件大小:1.24 kB
0 226
下载积分: 2 下载次数: 1

代码说明:

8位相等比较器,比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8-- 8-bit Identity Comparator-- uses 1993 std VHDL-- download from www.pld.com.cn

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PLD与8051接口的参考设计 Xilinx提供的verilog源代码
    PLD与8051接口的参考设计 Xilinx提供的verilog源代码-PLD 8051 interface with the Xilinx Reference Design for the Verilog source code
    2022-05-12 14:58:28下载
    积分:1
  • 0720_03_AD_uart
    基于fpga的verilog实现ad及uart,并进行仿真验证(Verilog based on FPGA implements AD and uart, and carries out simulation verification)
    2019-01-21 20:52:46下载
    积分:1
  • dazhuankuai
    基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
    2013-11-26 09:40:37下载
    积分:1
  • spi_master_sent
    在FPGA平台实现SPI传输协议开发,SPI为三总线式。(Implementation of SPI transmission protocol development on FPGA platform)
    2020-08-02 08:18:35下载
    积分:1
  • D-FLIP-FLOP
    ANALYSIS OF D-FLIPFLOPS
    2013-11-12 13:35:50下载
    积分:1
  • Vending machines, coin
    自动售货机,投币自动售货 MaxplusII下运行-Vending machines, coin-operated automatic vending MaxplusII run
    2022-07-07 06:56:04下载
    积分:1
  • SRIO-phy-code
    SRIO接口物理层的实现代码,非常复杂,完全自己用verilog编写,支持5G速率,可以作为开发参考(SRIO interface implementation code, the physical is very complex, completely written in verilog, support rate of 5 g, will be helpful to the development)
    2020-10-01 11:57:42下载
    积分:1
  • 29_ad9226_test
    说明:  用Verilog编写ad_9866的相应程序,在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)
    2019-06-24 16:43:27下载
    积分:1
  • 基于fpga的实时视频采集与显示 高速化 小型化
    基于fpga的实时视频采集与显示 高速化 小型化-fpga
    2022-01-30 23:55:32下载
    积分:1
  • 简单的键盘接口模块程序
    一个简单的键盘接口模块程序,对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
    2020-06-24 02:00:02下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载