登录
首页 » VHDL » cycloneII ep2c5 ep2c8

cycloneII ep2c5 ep2c8

于 2022-06-26 发布 文件大小:50.76 kB
0 196
下载积分: 2 下载次数: 1

代码说明:

cycloneII ep2c5 ep2c8

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog-PS2
    说明:  在FPGA内,实现PS2键盘数据读取功能,verilog源代码(In the FPGA, achieving PS2 keyboard data read functions, verilog source code)
    2009-08-28 16:10:24下载
    积分:1
  • MP3译码器的VHDL代码
    MP3解码器的VHDL源代码 ,很实用的,设计时可以参考 ,很罕见的完整MP3 decoder源码 -VHDL code for MP3 decoder
    2022-05-07 23:05:49下载
    积分:1
  • 64point_FFT
    64点FFT代码 基4算法 Verilog(64-point FFT code radix-4 algorithm Verilog)
    2021-01-15 09:48:46下载
    积分:1
  • navigation
    Ship navigation project
    2014-12-04 18:58:16下载
    积分:1
  • r80515
    r80515源代码,包含说明文档。FPGA验证通过(r80515 source code, including documentation. Verified by FPGA)
    2011-04-19 10:14:01下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...
    DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.
    2022-03-10 08:09:15下载
    积分:1
  • 11_rs485_uart_top
    说明:  verilog编写的RS485读写驱动程序(RS485 read-write driver written by Verilog)
    2020-03-08 12:28:10下载
    积分:1
  • FPGA——IP_RAM实验
    说明:  FPGA——IP_RAM实验: 创建IPRAM核,单端口,10位地址线(256字节),8位数据线(每字节8byte),读写使能 input [9:0] address; input clock; input [7:0] data; input wren; //置1则写入 output [7:0] q; LNXmode:控制LEDC显示 1:mode1,从k1~k3输入data的低4位,ledb计时,从0~f,计时跳变沿读取k1~k3的值,存入RAM 8个数之后,从RAM输出数据,用leda显示,同样每秒变化一次(The experiment of FPGA-IP_RAM: Create IPRAM core, single port, 10 bit address line (256 bytes), 8 bit data line (8 byte per byte), read and write enablement)
    2020-06-22 04:20:02下载
    积分:1
  • 乘法器的vhdl语言描述.本人调试已经通过
    乘法器的vhdl语言描述.本人调试已经通过-Multiplier described in VHDL language. I have been through the debugging
    2022-03-03 17:59:17下载
    积分:1
  • VHDL language learning paradigm, the FSK
    学习VHDL语言的范例,有关FSK-VHDL language learning paradigm, the FSK
    2023-06-01 13:25:03下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载