登录
首页 » VHDL » //led.v /*

//led.v /*

于 2022-06-03 发布 文件大小:1.71 kB
0 174
下载积分: 2 下载次数: 1

代码说明:

//led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位LED 参数: CLK:扫妙时钟输入,推荐1kHz AF:数码管输出,a~h ADDR:数码管选择位数出,0~2 DATA:显示数据输入0~9999 9999 编写人: 黄道斌 编写日期: 2006/07/13 -------------------------------------*/-//led.v /*------------------------------------- LED Display Module : led (CLK, AF, ADDR. DATA) function : to show : 8 LED parameters : CLK : So Wonderful clock input, Suggest 1kHz AF : digital tube output, a ~ h ADDR : digital control options from the median, 0 ~ 2 DATA : data show that the importation of 0 ~ 9999 9999 prepared : Huang Daobin preparation date : 2006/07/13-------------------------------------*/

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PWM
    基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过(PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation)
    2016-05-01 15:05:58下载
    积分:1
  • AD0809芯片DA0832程序实现
    芯片ad0809与da0832的实现程序-ad0809 chip with the realization procedures da0832
    2022-02-04 08:56:35下载
    积分:1
  • 波特率选择VHDL源代码没有错误调试
    波特率可供选择的vhdl源程序,已调试无错误-Baud rate options VHDL source code has no error debug
    2022-04-25 04:22:33下载
    积分:1
  • my_lms
    自适应滤波,对输入信号进行选择性的加权处理,使输出达到最优化,并且能够跟踪和适应系统和环境的动态变化(Least mean square,of the input signal processing, selective weighted output, and optimize can track and adapt to the dynamic changes of the system and environment)
    2010-10-14 15:30:00下载
    积分:1
  • 利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用...
    利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用-Realize the frequency of testing the use of FPGA-based VHDL realize, has a good test performance can be directly used
    2022-07-06 19:40:12下载
    积分:1
  • CY7C63723
    CY7C63723 功能及其引脚描述,外围电路和仿真数据(The CY7C637 is an 8-bit RISC OTP microcontroller.)
    2009-07-13 14:30:05下载
    积分:1
  • Divider can be very good VHDL divider realize the function of great help for beg...
    除法器,可以很好的实现VHDL除法器的功能对于初学者有很大帮助. -Divider can be very good VHDL divider realize the function of great help for beginners.
    2022-04-21 12:12:32下载
    积分:1
  • SPI串口的内核实现spicore SPI串口的内核实现spicore
    SPI串口的内核实现spicore SPI串口的内核实现spicore-SPI string mouth essence realizes spicore the SPI string mouth essence to realize spicore the SPI string mouth essence to realize spicore
    2023-06-28 18:20:03下载
    积分:1
  • verilog_median_filter
    图像处理的中值滤波器,使用verilog开发环境编程实现。(Verilog development environment programming median filter)
    2016-01-24 16:54:32下载
    积分:1
  • 基于FPGA的神经网络硬件实现中的关键问题研究,适合用fpga研究神经网络的工程人员参考...
    基于FPGA的神经网络硬件实现中的关键问题研究,适合用fpga研究神经网络的工程人员参考-FPGA-based hardware implementation of neural networks in the study of key issues for research with neural networks fpga reference works
    2022-04-17 01:07:47下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载