网站首页

登录

//led.v /*

于 2022-06-03 发布文件大小:1.71 kB

 0  160

下载积分: 2 下载次数: 1

我要下载

代码说明：

//led.v /*------------------------------------- LED显示模块：led(CLK,AF,ADDR,DATA) 功能：显示注意事项： 8位LED 参数： CLK:扫妙时钟输入，推荐1kHz AF:数码管输出，a～h ADDR:数码管选择位数出，0~2 DATA:显示数据输入0~9999 9999 编写人：黄道斌编写日期： 2006/07/13 -------------------------------------*/-//led.v /*------------------------------------- LED Display Module : led (CLK, AF, ADDR. DATA) function : to show : 8 LED parameters : CLK : So Wonderful clock input, Suggest 1kHz AF : digital tube output, a ~ h ADDR : digital control options from the median, 0 ~ 2 DATA : data show that the importation of 0 ~ 9999 9999 prepared : Huang Daobin preparation date : 2006/07/13-------------------------------------*/

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

LED7s
七段LED数码管显示译码器设计，将输入的16位二进制数据分别输出到4个数码管上(Seven-segment LED display decoder design, the input of 16 binary data are output to the four digital tube)

2021-04-23 23:28:47下载

积分：1
以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助...
以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助-These are the VHDL hardware description language written in a simple flow path lights technetium procedures,刚接触VHDL want to have some friends to help

2023-08-06 14:45:02下载

积分：1
2018全国大学生FPGA大赛封闭测试上机题
说明： 2018全国大学生FPGA创新设计大赛南京总决赛封闭测试题目，以及自己编写的verilog和testbench，欢迎学习借鉴(The closed test topic of the 2018 National Undergraduate FPGA innovation design competition Nanjing finals, as well as Verilog and testbench compiled by ourselves, are welcome to learn)

2020-11-23 22:39:33下载

积分：1
I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
我上期做的VHDL设计方案，用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code

2022-10-15 14:00:02下载

积分：1
rscode
RS编码器在fpga上的实现，用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)

2009-06-11 21:45:49下载

积分：1
cy68013 vhdl code and usb high speed
cy68013 vhdl code and usb high speed

2022-04-25 05:24:27下载

积分：1
dac7512
实现A/D转换,给定输入，观察输出电压，VHDL程序。(Implement A/D conversion，Given input, observe the output voltage, VHDL program.)

2016-04-21 16:05:49下载

积分：1
cordic_dds
采用CORDIC算法的直接数字频率合成器的设计(CORDIC algorithm uses direct digital frequency synthesizer design)

2015-08-18 16:15:17下载

积分：1
system
清华大学电子课程设计：Verilog，QuartusII可正确运行，可下载到FPGA上，完成远程通信的整体任务，PC发数据，键盘输入运算符与运算数计算将结果显示在数码管上并返回给PC机，需异步串口调试软件(Verilog, QuartusII run correctly, can be downloaded to the FPGA, to complete the overall task of remote communication, PC send data, keyboard operators and operands calculation displays the results in digital tube and returned to the PC, to be asynchronous serial debugging software)

2020-08-16 23:38:25下载

积分：1
juanji
说明：采用vhdl语言编写的卷积编码（2.1.7），通过调试可直接下载使用(Convolution using vhdl language code (2.1.7) can be directly downloaded through the use of debugging)

2010-03-31 17:55:07下载

积分：1

696516资源总数
106914会员总数
0今日下载