利用FPGA实现频率测试,基于VHDL实现,具有良好的测试性能可直接使用...

vhdl经典源代码――vga控制，入门者必须掌握-vhdl classical source code-- vga control, beginners must master

JOP的RAM VHDL源码，经典的经典，不易找到的好东东，-JOP of RAM VHDL source code, classic classics, difficult to find a good price.

Modelsim+DC开发的4级流水线结构的MIPS CPU(mips 4level cpu)

数字脉冲宽度调制，将输入的数字信号转换为对应占空比的模拟波形(Digital pulse width modulation, the digital signal is converted to the corresponding input of the duty cycle of the analog waveform)

URAT VHDL程序与仿真 URAT the VHDL program and Simulation (URAT the VHDL program and Simulation )

说明：  agilex fpga description

这个是用VHDL实现的正负脉宽调制器，同样是对新手有帮助，高手不必看了。-This is achieved using VHDL positive and negative pulse width modulator, the same is to help novice, you do not have to read. Ha ha

此练习的目的是要了解如何连接简单的输入和输出到 FPGA 芯片的设备和 实现电路，使用这些设备。我们将作为投入 DE2 系列主板上使用 SW17

multisim 程序 使用教程 详细明了清楚(multisim tutorial program uses more clearly understand)

单周期16位CPU的设计,我们的计算机组成原理课设，可以实现R型、I型和J型指令，内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)