登录
首页 » VHDL » FPGA实现数字跑表

FPGA实现数字跑表

于 2022-05-17 发布 文件大小:17.36 MB
0 173
下载积分: 2 下载次数: 1

代码说明:

自己完成的项目,成功用vhdl语言实现数字跑表,可存储。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dct
    基于FPGA的图像压缩算法程序,自己写的,可以参考一下(FPGA-based image compression algorithm, write your own, you can refer to)
    2011-10-23 00:54:17下载
    积分:1
  • shuzizhong3
    数字钟VHDL软件设计,包含多种功能,报时,12,24切换,调时(The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable)
    2016-05-27 11:41:22下载
    积分:1
  • matrix-keyboard-
    矩阵键盘控制的FPGA,verilog语言实现,包括rtl,ucf,以及testbench的详尽代码(Exhaustive code matrix keyboard control FPGA, Verilog language, including the rtl, ucf, and testbench)
    2021-01-16 22:18:50下载
    积分:1
  • 一个有效的高吞吐量的FPGA的AES实现多千兆位协议
    应用背景在本文中,我们提出了一种高效的非流水线式AES-128实现高实施吞吐量,以便它可以使用在千兆协议。我们实现我们的AES-128加密设计在Xilinx Virtex-7 FPGA解密了4.86 Gbps的5.30/ ECB模式和5.23/4.84吞吐量在CBC模式Gbps。关键技术由于高吞吐量的要求加密信道的体系结构,一种高效的实施硬件是必要的。这可以实现通过使用高端可重构智能利用平台。实现令人信服的高吞吐量,一高效的非流水线式的先进实现数据加密标准(AES)和密钥长度为128比特,用于千兆位现场可编程门阵列(FPGA)协议提出。
    2022-11-26 08:05:03下载
    积分:1
  • the_last
    VHDL语言实现两个人掷骰子游戏,最多6次,大者胜则结束游戏并在点阵上显示,一直平手则一直进行直到达到6次。(Achieving the dice game between two people by using VHDL language.The maximum number of times is 6.The game will over when there is a biger one in one time,otherwise,the game will continue until the time of the game is up to 6.)
    2021-01-21 12:18:42下载
    积分:1
  • dma_ahb
    挂靠在AMBA2.0的AHB总线上的DMA装置,用于直接发起数据传输。(Anchored the DMA devices the AHB bus AMBA2.0, for initiating data transfer.)
    2021-03-29 21:49:10下载
    积分:1
  • these files are written in verilog but i am uploading in text format
    these files are written in verilog but i am uploading in text format
    2022-02-06 16:09:07下载
    积分:1
  • VHDL for the hardware interface on the 8237 programming, you can carrying out fp...
    关于vhdl对硬件接口8237的编程,可以在进行fpga/cpld设计是作为模块用到-VHDL for the hardware interface on the 8237 programming, you can carrying out fpga/cpld design is used as a module
    2023-02-20 14:55:04下载
    积分:1
  • Image-Interpolation-Algorithm
    文档包括双线性插值算法和最近邻域算法的详细介绍,以及算法的相关计算。(Documentation includes bilinear interpolation algorithm and the nearest neighbor algorithm which is described in detail, as well as algorithms related calculations.)
    2020-06-30 21:40:01下载
    积分:1
  • RS232RefComp
    本文档介绍了通用异步收发器(UART)VHDL 组件,它可以使用,也可以与PmodRS232或与一个板上的RS232端口。一个UART 部件被用于转换串行数据为并行数据,并且并行数据为串行数据。串行 转移到UART数据被放置在一个输出总线经过了UART将其转换成并行 信息。该总线可以被用作输入到其它逻辑门阵列中。所得到的数据可 然后再次使用UART组件被送回了串行。
    2022-05-13 15:17:28下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载