VERILOG HDL 实际工控项目源码 开发工具 altera quartus2

library of protues aaaaaaaa

fpga VHDL语言，控制DDS产生频率可变的正弦波信号扫频-FPGA VHDL DDS

Verilog code of SPI configurator for DAC AD7394 and AD7395

该工程用verilog编写，已通过串口调试助手调试通过，接收模块采采用8倍波特率采样数据，有较好的滤波功能，在PC上完成自发自收功能。 (The project is written in verilog debugging through serial debugging assistant, adopted 8 times the baud rate sampling data receiver module, better filtering done on the PC spontaneous self-closing function.)

数字频率计的设计，显示0~999的频率 整个程序代码都是通过vhdl语言来完善的 功能模块多样，详细的介绍了多模块的各个功能

11阶滤波器的verilog编程语言，可很好的实现滤波功能。-11-order filter verilog programming language, can achieve very good filtering.

旋转LED 实现自适应转速 字幕滚动 对接的程序(Rotating LED Adaptive Speed ​ ​ subtitles scroll docking program)

wavelet transform of a signal,it is important and useful code to trans form frequency to time domain

执行 256 点， 基数 4 IFFT 算法，提出了一种高速和 16 位复杂 IFFT。通过 使用固定的几何寻址模式，管道设计和块浮点 结构，数据具有更高的精度和动态范围。建议 本文分析了逻辑大小、 面积、 功耗的体系结构 使用 Xilinx 8.2。

用VHDL语言在FPGA上实现了fft算法和fir滤波