网站首页

xilinx CTC IPcore(encoder 和 decoder）的标准测试，未经信道加噪

于 2022-04-25 发布文件大小:13.41 kB

 0  144

下载积分: 2 下载次数: 1

我要下载

代码说明：

xilinx CTC IPcore(encoder 和 decoder）的标准测试，未经信道加噪-the standard test of xilinx CTC IPcore (encoder and decoder) , without the channel with noise

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Signed-Arithmetic-in-Verilog-2001
有符号数的完整讲义和例子Verilog 2001(Signed Arithmetic in Verilog 2001, paper with examples)

2011-01-18 17:15:09下载

积分：1
bhas
this is a vhdl program...

2013-08-17 23:30:56下载

积分：1
FPGA realize for a good vga display routines, vhdl language.
针对FPGA一个实现vga显示的很好的例程，vhdl语言编写。-FPGA realize for a good vga display routines, vhdl language.

2022-01-24 09:45:51下载

积分：1
移位寄存器。verilog VHDL
shift register. vhdl verilog

2023-06-29 10:50:03下载

积分：1
c8
说明： QPSK 调制与解调的源代码可综合出波形(QPSK modulation and demodulation of the source code)

2011-03-04 00:17:17下载

积分：1
CPLD_PWM
一个在CPLD，EPM70128上实现的PWM控制源程序。(A CPLD, EPM70128 realize the PWM control on the source.)

2008-07-25 12:43:39下载

积分：1
sin
基于单片机的DDS数字信号发生器设计，可以产生正弦波。三角波等(Design of DDS digital signal generator based on MCU, can produce sine wave. Triangular wave)

2013-04-03 18:24:00下载

积分：1
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户
ISE7.1i 中文教程适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users

2022-02-25 00:06:16下载

积分：1
Stumper.cpp
Convert Roman numerals to integers

2012-12-05 03:59:59下载

积分：1
gmsk
说明：利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

2020-12-24 00:09:06下载

积分：1

696516资源总数
106914会员总数
0今日下载

xilinx CTC IPcore(encoder 和 decoder）的标准测试，未经信道加噪

0 个回复

热门标签

热门下载