登录
首页 » VHDL » VHDL的VGA键盘

VHDL的VGA键盘

于 2022-06-11 发布 文件大小:3.44 MB
0 194
下载积分: 2 下载次数: 1

代码说明:

应用背景用键盘上的应用程序,如文字,以矩阵为主导。关键技术键盘的PS / 2在DE2 115编程。它是有用的,重要的是要了解如何在DE2用VHDL键盘程序

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于basys3的推箱子游戏
    基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
    2021-03-12 13:09:25下载
    积分:1
  • 关于vhdl的一些例子
    关于vhdl的一些例子-on some of the examples of VHDL
    2022-01-28 04:13:20下载
    积分:1
  • SPI_Master
    此代码是SPI接口的Master的Verilog源代码,经上板测试是没有问题的,请大家放心使用 (This code SPI Interface Master of Verilog source code, there is no problem on board test, please rest assured to use)
    2021-02-25 09:19:38下载
    积分:1
  • sonic
    基于FPGA的超声波测距,通过数码管显示距离(FPGA-based ultrasonic distance)
    2015-04-27 15:41:19下载
    积分:1
  • verilog实现的“BCD/七段译码器”。
    verilog实现的“BCD/七段译码器”。-verilog implementation " BCD/Seven-Segment Decoder."
    2022-12-23 05:15:02下载
    积分:1
  • DCM
    fpga DCM使用教程 好几个文档 帮助您一次学会使用DCM(fpga the DCM using the tutorial a few documents to help you first learn to use the DCM)
    2012-04-23 16:59:20下载
    积分:1
  • DLX-pipeline-in-verilog
    verilog实现DLX指令集5段流水线(5 stage DLX pipeline implemented in verilog)
    2013-08-24 22:59:48下载
    积分:1
  • rake
    使用matlab实现cdma 系统的rake接收机,比较最大比合并,等增益合并和选择性合并接收算法的性能(脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯)
    2021-04-19 14:38:51下载
    积分:1
  • mux
    说明:  wallance树实现8*8无符号数的相乘(Multiplication of 8 * 8 unsigned numbers by Wallace tree)
    2020-06-04 15:03:39下载
    积分:1
  • Cerradura
    Conduct a digital system ( electronic lock ) using hierarchic methodology . An electronic lock is a device that allows access or opening of a system , as long as the key or combination to enter match with which it is predefined in said lock .
    2014-10-10 15:41:14下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载