网站首页

登录

移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1....

于 2022-04-10 发布文件大小:127.17 kB

 0  277

下载积分: 2 下载次数: 1

我要下载

代码说明：

移位乘法器的输入为两个4位操作数a和b，启动乘法器由stb控制，clk信号提供系统定时。乘法器的结果为8位信号result,乘法结束后置信号done为1. 乘法算法采用原码移位乘法，即对两个操作数进行逐位的移位相加，迭代4次后输出结果。具体算法： 1. 被乘数和乘数的高位补0，扩展成8位。 2. 乘法依次向右移位，并检查其最低位，如果为1，则将被乘数和部分和相加，然后将被乘数向左移位；如果为0，则仅仅将被乘数向左移位。移位时，被乘数的低端和乘数的高端均移入0. 3. 当乘数变成全0后，乘法结束。 -err

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VHDL经典教程,下了不会后悔
VHDL经典教程,下了不会后悔-VHDL Tutorial classic, the next will not regret it

2022-01-25 20:37:44下载

积分：1
ADC_pf89
本verilog代码通过IIC总线实现了对 PCF8591AD、DA转换芯片的控制。适用于FPGA，亲测可用。(this is used for FPGA to control PCF8591(AD/DA) chip by verilog.)

2020-11-28 13:09:30下载

积分：1
DPD_project
预失真算法中，包络解波部分的verilog代码，有部分错误(envelope calculation of DPD algorithm ，verilong HDL language)

2014-04-26 15:45:21下载

积分：1
自适应均衡器
自适应均衡器

2022-07-13 15:30:18下载

积分：1
VHDL语言描述的二进制十进制译码电路，已经编译完成
VHDL语言描述的二进制十进制译码电路，已经编译完成-Binary decimal decoder circuit

2022-02-22 00:13:01下载

积分：1
video_compression_systems.tar
关于MPEG压缩的程序，里面有较多的源代码和完整的说明是用MICROBLAZE完成的。(On the MPEG compression process, there are more source code and complete description is completed with MicroBlaze.)

2008-06-13 22:23:45下载

积分：1
rscode
RS编码器在fpga上的实现，用的modelsim开发环境(RS encoder in the realization of the fpga, development environment used in modelsim)

2009-06-11 21:45:49下载

积分：1
I2C
一种能简单的实现I2C通讯的代码，对于主机和从机之间的通讯讲解的很清楚。(A Code for I2C Communication)

2020-06-18 23:20:02下载

积分：1
高清电子书-Verilog HDL数字系统设计教程4本合集
说明：高清电子书4本合集-Verilog HDL数字系统设计教程4本合集(Digital circuit design Verilog HDL digital system design)

2021-02-03 16:05:58下载

积分：1
ACO-OFDM
ACO-OFDM sdakldjas seuekdsjakdnskd

2021-04-13 22:58:55下载

积分：1

696516资源总数
106914会员总数
0今日下载