登录
首页 » VHDL » 四位抢答器

四位抢答器

于 2022-03-26 发布 文件大小:405.90 kB
0 180
下载积分: 2 下载次数: 1

代码说明:

设计一个可容纳四组参赛的数字式抢答器,每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能,使除第一抢答者外的按钮不起作用;设置一个主持人“复位”按钮,主持人复位后,开始抢答,第一答对一次加1分,答错一次减1分

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于fpga和xinlinx ise的usb端口vhdl程序,希望对你有所帮助!
    基于fpga和xinlinx ise的usb端口vhdl程序,希望对你有所帮助!-VHDL program for USB port based fpga and xinlinx ise, wish help for you!
    2022-02-05 00:39:46下载
    积分:1
  • IMPLEMENTATION OF LCD DISPLAY BOARD
    本程序给出了在FPGA板上实现LCD显示的方法。支持的FPGA有APARTAN 3、SPARTAN 3E、VIRTEX 3等
    2023-07-19 05:25:03下载
    积分:1
  • exercise
    使用verilog硬件设计语言在FPGA板子上STOPWATCH 秒表设计。(Using verilog hardware design language STOPWATCH stopwatch design on FPGA board.)
    2014-02-20 16:20:33下载
    积分:1
  • VHDL 编写的RAM例子
    VHDL 编写的RAM例子-RAM prepared VHDL example
    2023-03-23 05:20:03下载
    积分:1
  • flash_test_24
    实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)
    2020-06-18 20:00:02下载
    积分:1
  • VHDL.Programming
    这是这本书的第四个版本,现在这个版本不仅提供了VHDL语言的覆盖面,但设计方法的信息,以及。此版本将指导读者通过创建一个VHDL设计的过程中,模拟设计,综合设计,放置和布线设计,使用的重要模拟验证的最终结果,新的技术,称为全速调试,提供了极其快速设计验证。在这个版本的设计,例如已被更新(This is the fourth version of the book and this version now not only provides VHDL language coverage but design methodology information as well. This version will guide the reader through the process of creating a VHDL design, simulating the design, synthesizing the design, placing and routing the design, using VITAL simulation to verify the final result, and a new technique called At-Speed debugging that provides extremely fast design verification. The design example in this version has been updated to reflect.)
    2012-04-08 19:36:36下载
    积分:1
  • Fractional_Time_Delay
    Used for Time shifting discrete signals, it can do both integral and fractional sampling period delay. Original.
    2020-12-16 22:29:12下载
    积分:1
  • verilog-digital-system-design-
    verilog数字系统设计,一本很好的verilog学习的书籍,很适合初学者(verilog digital system design, a good verilog learning books, it is suitable for beginners)
    2021-01-10 20:28:50下载
    积分:1
  • add1A
    用于实现锁相光子计数技术的累加器,verilog语言(Accumulator achieve specific cases for accumulator lock detection of photon counting technique)
    2016-04-09 11:13:25下载
    积分:1
  • RANGEN
    2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码,verilog编写;包括了M序列及同步时钟的提取等所有程序。(2011 National Undergraduate Electronic Design Contest E title "Simple digital signal transmission performance analyzer" fpga control code, verilog prepared including the M-sequence and synchronous clock extraction and all other programs.)
    2020-10-27 17:09:59下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载