登录
首页 » VHDL » 是使用VHDL语言编写的基于FPGA的uart的源代码!

是使用VHDL语言编写的基于FPGA的uart的源代码!

于 2022-07-10 发布 文件大小:61.96 kB
0 178
下载积分: 2 下载次数: 1

代码说明:

是使用VHDL语言编写的基于FPGA的uart的源代码!-VHDL language is to use FPGA-based uart source code!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • P4 (3)
    支持{addu、subu、lui、ori、jal、jr、lw、sw、nop}指令集的单周期CPU,verilog硬件描述语言实现(Support {addu, subu, lui, ori, jal, jr, lw, sw, nop} instruction set of one-cycle CPU, Verilog hardware description language implementation)
    2018-12-02 17:22:40下载
    积分:1
  • ComunicationRealizationBetweenFPGAandSerialInterfa
    说明:  杜晓斌和陈兴文-FPGA和单片机串行通信接口的实现一文提出了FPGA与单片机实现数据串行通信的解决方案。在通信过程中完全遵守RS232 协议,给出了发送模块的vhdl源代码。 (杜晓斌and陈兴文-FPGA single-chip serial communication interface and the realization of a text proposed by the FPGA and MCU serial data communications solutions. In the communication process in full compliance with the RS232 protocol is given to send the VHDL source code modules.)
    2008-11-18 15:41:34下载
    积分:1
  • dds(1)
    基于DDS的信号发生器设计。DDS,FPGA,Verilog。(Design of signal generator based on DDS.DDS,FPGA,Verilog.)
    2017-07-11 16:36:38下载
    积分:1
  • SOUND_PLAY6
    WM8731芯片的音效处理verilog代码, WM8731芯片是音频ADCDAC芯片(WM8731 audio processing chip verilog code, WM8731 chip audio ADC DAC chip)
    2013-12-14 14:12:10下载
    积分:1
  • 程序在报告中,要 用QuartusII运行,注意从word到运行环境中,可能有个别符号不兼容,重新在运行环境中输入那些符号就可以了...
    程序在报告中,要 用QuartusII运行,注意从word到运行环境中,可能有个别符号不兼容,重新在运行环境中输入那些符号就可以了-procedures in the report, with QuartusII operations, the attention to word from the operating environment, Some individual symbols are not compatible, the operating environment to re-enter those symbols on the
    2022-07-17 18:13:27下载
    积分:1
  • 电梯的游戏
    在 VHDL 中实现的游戏 实施LFSR创建与随机游戏板 随机颜色。使用VGA控制器和块内存 我们显示游戏板,并写入它取决于某些规则。用户 可以控制如何密游戏板填充,则显示什么颜色, 而如何快速模拟。
    2022-03-01 01:26:24下载
    积分:1
  • 基于VHDL的I2C程序0002,很不错的论文及程序,,大家快下啊
    基于VHDL的I2C程序0002,很不错的论文及程序,,大家快下啊-based on the I2C procedures VHDL 0002, a very good paper and procedures, we quickly under ah
    2022-03-24 23:26:37下载
    积分:1
  • time_frequency_analysis
    一种合并频率的方法对时频分析及其有用所以才上传(a fast combination)
    2013-12-04 10:13:24下载
    积分:1
  • AND2 VHDL 代码
    此程序描述了数字电路中与门的逻辑功能。所采取的硬件描述语言为VHDL。程序结构采用了dataflow的写法。请大家仔细阅读。本程序已通过了Altera quartus的验证。确保准确无误。
    2022-03-24 12:01:17下载
    积分:1
  • eetop.cn_dds
    基于verilog的DDS设计,内附代码,仿真环境等说明(the DDS design based on verilog)
    2015-07-14 08:20:51下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载