登录
首页 » VHDL » CPLD总线Verilog HDL代码,PLD

CPLD总线Verilog HDL代码,PLD

于 2022-01-26 发布 文件大小:213.46 kB
0 162
下载积分: 2 下载次数: 1

代码说明:

CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.-CPLD bus Verilog HDL code, the PLD-10 Quartus4 platform to run through.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • mac_layer_switch_latest.tar
    source code for Ethernet logic
    2017-04-05 08:04:27下载
    积分:1
  • FFT
    FFT with fix point 2*N
    2013-10-06 15:38:38下载
    积分:1
  • 在ise10.1.3 Xilinx PicoBlaze的应用开发。
    Xilinx PicoBlaze application developed in ISE10.1.3.
    2023-07-28 07:25:03下载
    积分:1
  • TMS320DM642
    学习DM642的开发板,适合DSP和pcb的初学者,容易上手(Learning DM642 development board)
    2011-04-24 18:54:04下载
    积分:1
  • i2c_master_top
    i2c core : i2c master top
    2012-05-23 01:17:22下载
    积分:1
  • verilog写的数字频率计的控制模块,对程序进行控制
    verilog写的数字频率计的控制模块,对程序进行控制-written in Verilog digital frequency meter control module, the program control
    2022-02-04 00:52:27下载
    积分:1
  • sobel
    Verilog代码实现Sobel算子,包括整个工程,仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现(Verilog,Sobel Operator)
    2011-05-10 21:11:21下载
    积分:1
  • Slave-FIFO
    详细讲解Slave FIFO模式下的初始化设置和相对应寄存器说明(Explain in detail the initial setup Slave FIFO mode and the corresponding register description)
    2014-03-18 17:33:23下载
    积分:1
  • BmpDecoder
    适用于Altera FPGA Nios II平台uClinux OpenCV之BmpDecoder的源码(Souce code of BmpDecoder for Altera FPGA Nios II uClinux OpenCV)
    2011-02-11 16:43:45下载
    积分:1
  • High-speed-digital-correlator
    16位高速数字相关器的VERIOLOG程序,已经编译通过了,可以使用(16-bit high-speed digital correlator VERIOLOG program has been compiled by, you can use)
    2020-10-09 11:37:34下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载