登录
首页 » VHDL » 基于EPM1270的VGA显示器接口源码Verilog

基于EPM1270的VGA显示器接口源码Verilog

于 2022-03-24 发布 文件大小:202.55 kB
0 172
下载积分: 2 下载次数: 1

代码说明:

基于EPM1270的VGA显示器接口源码Verilog-Based on the EPM1270

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用verilog hdl 硬件描述语言写的一个范例程序,led的,扩展性极强,欢迎大家下载使用。...
    用verilog hdl 硬件描述语言写的一个范例程序,led的,扩展性极强,欢迎大家下载使用。-Verilog hdl using hardware description language to write an example of the procedure, led, and highly scalable, welcome to download.
    2022-03-06 09:45:48下载
    积分:1
  • 最完整最实用的8051软
    最完整最实用的8051的软核,用VHDL语言编写全部原代码,并有详细的注释介绍,对开发增强型多功能单片机或RSIC单片机内核和单片机SOC应用非常有参考价值-most complete most practical of the 8051 soft-core, with all the preparation VHDL source code, and the Notes for a detailed briefing on the development of an enhanced multi-purpose microcontroller core or RSIC microcontroller and microprocessor applications SOC very valuable reference
    2022-06-20 04:17:48下载
    积分:1
  • 一个vhdl实现的hamming码编码器
    一个vhdl实现的hamming码编码器-an hamming coder using vhdl
    2023-02-25 17:20:03下载
    积分:1
  • 程序
    说明:  传感器是一种检测装置,能感受到被测量的信息,并能将感受到的信息,按一定规律变换成为电信号或其他所需形式的信息输出,以满足信息的传输、处理、存储、显示、记录和控制等要求(Sensor is a kind of detection device, which can sense the measured information and transform it into electrical signal or other required information output according to certain rules to meet the requirements of information transmission, processing, storage, display, recording and control.)
    2020-06-18 22:00:01下载
    积分:1
  • iq_balance
    调整iq幅度不平衡的模块,可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)
    2021-04-23 17:48:47下载
    积分:1
  • 2023-02-07 15:40:03下载
    积分:1
  • motor
    步进电机驱动,32等级速度,带加减速度控制。verilog编写。(step motor driver,32 level speed.)
    2020-12-09 16:29:19下载
    积分:1
  • verilog_DATA_displays
    使用verilog语言,滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)
    2014-01-16 10:49:55下载
    积分:1
  • codelock
    说明:  用VHDL实现密码锁功能,用状态机实现,分管理员和用户两种功能,可分别修改密码,重置密码等。(codelock,VHDL,state)
    2010-03-19 13:32:14下载
    积分:1
  • BRAT
    early branch rename table(store rename table once the branch instruction comes in. Used in out of order pipeline processor)
    2012-03-27 15:15:08下载
    积分:1
  • 696516资源总数
  • 106914会员总数
  • 0今日下载