DDR2 SDRAM 控制器的FPGA实现

基于IP核RAM的同步fifo设计，工程使用Xilinx的开发软件ISE(RAM-based synchronization fifo IP core design, engineering, software development using Xilinx ISE)

此库包提供了几个前锋错误纠错 （FEC） 解码器和加速原语在数字信号处理 （DSP） 很有用。除了里德所罗门的编解码器，这些 functionstake 充分利用 MMX、 SSE 和 SSE2 SIMD 指令的设置）/AMD 的 ia-32 处理器和 Altivec/VMX/速度引擎 SIMDinstruction G4 和 G5 PowerPC 上设置。

使用VHDL语言，对Altera公司的DE2开发板进行开发，本例实现了对板上7段数码管的显示，在niosiiIDE上基于硬件实现小灯的循环亮灭-Using VHDL language, on Altera s DE2 development board for development, which in this case the realization of paragraph 7 of the on-board digital tube display, in niosiiIDE hardware implementation based on a small circle of bright lights out

THIS IS A SOURCE CODE FOR LIFT IN VHDL LANGUAGE

使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware description language to achieve a RAM memory.

整理的网上关于LCD12864(ST7920控制器）的串并口程序，已在stc89c52rd+11.0592MHz的情况下测试通过(Finishing line on LCD12864 (ST7920 controller) serial and parallel programs, in the case of stc89c52rd+11.0592 MHz test)

NN CONTROLLER FOR UPQC

这里描述的VHDL源代码由若干模块下的释放

移位除乘法器带testbench好用的工程(Useful addition to the shift multiplier works with testbench)

This is the source code for I2C(Inter Integreted Circuit) which is used in serial communication